使得能够快速读取多层3D NAND 以提高寿命容量的数据映射制造技术

在本公开中，公开了基于通过低读取延迟具有提高的和速率(即，寿命容量)的三维栅格的数据映射。在写入期间，在擦除之前多次写入至存储器位置。具体地，对于第一写入，存在每单元4/3个比特可用于写入，其为每单元大约10.67kB被用于数据存储。然后，对于第二写入，存在每单元一个比特，其为每单元8kB用于数据存储。如果考虑到具有128个不同单元的块并且写入32kB的数据，第一写入导致42.66个数据写入而第二写入导致32个数据写入，总共74.66个写入。在以前，对于32kB的写入数量将是64个写入。因此，通过在擦除之前两次写入，可以存储更多数据。

A data mapping that enables rapid reading of multi-layer 3D NAND to improve life capacity.

In this disclosure, data mapping based on three dimensional raster with improved and rate (i.e., life capacity) based on low read delay is disclosed. During write, write to memory location many times before erasure. Specifically, for the first write, the existence of 4/3 bits per unit can be used for writing, which is about 10.67kB per unit for data storage. Then, for second writes, there is one bit per unit, which is used for data storage per unit 8kB. If you consider data with 128 blocks of different units and write to 32kB, the first write leads to 42.66 data writes and second writes lead to 32 data writes, and a total of 74.66 writes. In the past, the number of writes to 32kB would be 64 writes. Therefore, more data can be stored by writing two times before erasure.

【技术实现步骤摘要】
使得能够快速读取多层3DNAND以提高寿命容量的数据映射相关申请的交叉引用本申请要求2016年12月23日提交的序列号为62/438821的美国临时专利申请的权益，其通过引用并入本文。
本公开的实施例通常涉及一种用于在擦除块之前将数据多次写入NAND块的方法。
技术介绍
因为SDD具有高吞吐量、低读取/写入延迟、低功耗以及忍受高压力和高温度的能力，所以基于快闪存储器的固态驱动器(solid-statedrive，SSD)具有超过传统的硬盘驱动器(harddiskdrive，HDD)的优点。和其他非易失性存储器(non-volatilememory，NVM)相比，NAND闪存特别具有低价格和大容量。使用浮置栅极(或电荷捕获)晶体管来捕获电荷的快闪存储器和由被称为单元层(celllevel)的电荷的量来表示的数据在一组单元中被捕获。NAND闪存的关键特征之一是编程和擦除的非对称性。编程的单位(增加单元层)被称为页并且由103到104个单元组成，同时擦除的单位(减少单元层)是包含数百个页的块。块擦除是耗时耗能的，并且会使物理单元降级。然而，NAND闪存具有缺点，NAND闪存仅可以被写入一次。数据可以被多次读取，但是如果再次使用数据位置来存储新数据，则必须擦除旧的数据。如上所述，按照块发生擦除，因此，数据的许多页被同时擦除。此外，NAND擦除会减少NAND设备的寿命。在技术中存在增加NAND设备的寿命的需要。
技术实现思路
在本公开中，公开了基于通过低读取延迟具有提高的和速率(即，寿命容量)的三维栅格(threedimensionallattice)的数据映射。在写入期间，存储器位置在擦除之前被多次写入。具体地，对于第一写入，每单元存在4/3个比特可用于写入，其为每单元大约10.67kB被用于数据存储。然后，对于第二写入，每单元存在一个比特，其为每单元8kB用于数据存储。如果考虑具有128个不同单元的块和写入32kB的数据，则第一写入导致42.66个数据写入而第二写入导致32个写入，总共74.66个写入。在以前，对于32kB的写入的数量将是64个写入。因此，通过在擦除之前两次写入，可以存储更多数据。在一个实施例中，一种系统包括主机设备；耦合到主机设备的存储器系统。存储器系统包括：用于在擦除之前多次将数据写入至存储器位置的装置；从存储器位置读取数据的装置。从存储器位置擦除数据的装置。另外该系统包括耦合至主机设备和存储器系统的控制器。在另一实施例中，一种方法，包括将第一组数据写入至在第一存储器位置中的NAND闪存块，将第二组数据写入至第一存储器位置；以及擦除第一存储器位置，其中写入所述第二组数据发生在擦除第一组数据之前。另外，公开一种系统，其包括处理器以及存储当由处理器运行时使得系统执行该方法的指令的存储器系统。另外，公开一种非瞬时性计算机可读存储介质，其包含当由处理器运行时使得计算机系统在读取过程已经完成之后通过执行该方法来刻录文件的指令。附图说明从而，可以详细地理解本公开的上述特征的方式，可以通过参考实施例来简要总结以上的本公开的更特定的描述，实施例中的一些将在附图中示出。然而，将注意，附图仅示出本公开的典型实施例并且附图将因此不被考虑为限制它的范围，因为本公开可以承认其他同等有效的实施例。图1是根据本公开的实施例的系统的图式例示。图2是根据本公开的实施例的存储器阵列的图式例示。图3A-图3C是NAND快闪存储器块的图式例示。图4是2个-写入低读取延迟代码3D代表模型的编码和解码映射。图5是示出在擦除数据之前两次将数据写入至相同存储器位置的方法的流程图。为便于理解，当有可能时，使用相同的参考标号来指定和附图相同的元素。应当考虑到，可以将在一个实施例中公开的元素有益地利用于其他实施例中，而无需特定的叙述。具体实施方式以下，对本公开的实施例做出参考。然而，应该理解本公开不限于特定的所描述的实施例。相反，无论是否涉及不同的实施例，以下特征和元素的任何组合将被考虑以实施和实践本公开。此外，虽然本公开的实施例可以实现超过其他可能的解决方案和/或现有技术的优点，但是通过给定实施例是否实现特定优点并不限制本公开。因此，以下方面、特征、实施例和优点都仅仅是例示性的并且不被考虑为所附权利要求的元素或者限制，除非在权利要求中明确地叙述。同样地，引用“公开”不应该被解释为本文所公开的任何专利技术主题的概括，并且不应该被考虑为所附权利要求的元素或者限制，除非在权利要求中明确地叙述。在本公开中，公开了基于通过低读取延迟具有提高的和速率(例如，寿命容量)的三维栅格的数据映射。在写入期间，存储器位置在擦除之前被写入多次。具体地，对于第一写入，存在每单元4/3个比特可用于写入，其为每单元大约10.67kB用于数据存储。然后，对于第二写入，存在每单元一个比特，其为每单元8kB用于数据存储。如果考虑到具有128个不同单元的块和写入32kB的数据，第一写入导致42.66个数据写入而第二写入导致32个写入，总共74.66个写入。在以前，对于32kB的写入数量将是64个写入。然而，通过在擦除之前两次写入，可以存储更多数据。在本公开中，公开了基于通过低读取延迟具有提高的和速率(即，寿命容量)的三维栅格的数据映射。在写入期间，使用在编码器中所有的逻辑页都可用的假设。在读取期间，映射具有，对于每个逻辑页仅需要读取阈值的子集来解码在相应页中的数据的优点，并且因此极大地减小读取延迟。更具体地，低读取延迟数据映射被用于四层MLC和八层TLC快闪存储器。对于MLC，映射实现存储的总数据的17％的提高。通过解码映射和编码映射来定义代码。对于TLC，为了符合在当前NAND技术中使用的格雷码(Graycode)，相似但独立于MLC设计，映射的设计可以实现11％到24％的提高寿命容量。重写代码可以提高NAND闪存的寿命容量。对于NAND闪存的所有现有的重写代码都假定单元层对解码器是已知的，因此，所需的读取的数量是q-1。当前NAND技术通过将物理页划分成logq个逻辑页使得低延迟页读取成为可能，从而每页的读取的平均数量是(q-1)/logq。如本文所讨论的，对于多层NAND快闪存储器可以使用两次写入重写代码来使得低延迟页读取成为可能。在维持四层多层单元(multiplelevelcell，MLC)的每页1.5个读取的同时，代码使得对于NAND闪存的17％的容量提高成为可能。对于利用在当前NAND技术中使用的格雷码的八层三层单元(triplelevelcell，TLC)，代码分别利用每页2个和2.5个读取使得11％和24％的容量提高成为可能。重写代码是一次写入存储器(write-oncememory，WOM)的概括并且是在擦除之间将更多数据写入NAND闪存的有效装置。3DNAND闪存减小单元间接口(inter-cellinterference，ICI)所感应的耦合效应使得重写代码可以是实用的。然而，所有现有的重写代码都必需读取将要被解码的准确的单元层，这将丧失低读取延迟的优点。例如，对于四层NAND闪存，两个二进制逻辑页(更低页和更高页)被映射至相同大小的一个四进制物理页。假设从低到高由格雷码(11)、(10)、(00)、(01)表示四个符号，其中使用格雷码的目的是减本文档来自技高网...

【技术保护点】
1.一种系统，包括：主机设备；存储器系统，其被耦合至主机设备，其中所述存储器系统包括：用于在擦除之前多次将数据写入至存储器位置的装置；用于从所述存储器位置读取数据的装置；以及用于从所述存储器位置擦除数据的装置；以及控制器，其被耦合至主机设备和存储器系统。

【技术特征摘要】
2016.12.23 US 62/438,821;2017.03.29 US 15/472,3261.一种系统，包括：主机设备；存储器系统，其被耦合至主机设备，其中所述存储器系统包括：用于在擦除之前多次将数据写入至存储器位置的装置；用于从所述存储器位置读取数据的装置；以及用于从所述存储器位置擦除数据的装置；以及控制器，其被耦合至主机设备和存储器系统。2.如权利要求1所述的系统，其中所述存储器位置是NAND闪存块。3.如权利要求2所述的系统，其中所述NAND闪存块是TLC。4.如权利要求2所述的系统，其中所述NAND闪存块是MLC。5.一种方法，包括：将第一组数据写入至在第一存储器位置中的NAND闪存块；将第二组数据写入至第一存储器位置；以及擦除第一存储器位置，其中写入第二组数据发生在擦除第一组数据之前。6.如权利要求5所述的方法，其中所述NAND闪存块是TLC。7.如权利要求5所述的方法，其中所述NAND闪存块是MLC。8.如权利要求7所述的方法，其中所述第一存储器位置是16kB存储位置，并且其中写入所述第一组数据包括将数据写入至所述第一存储器位置的大约10kB。9.如权利要求8所述的方法，其中写入所述第二组数据包括将数据写入至所述第一存储器位置的大约8kB。10.如权利要求9所述的方法，其中所述大约10kB不同于所述大约8kB。11.如权利要求9所述的方法，其中当所述第二组数据被写入至所述第一存储器位置时，所述第一组数据呈现在所述第一存储器位置中。12.如权利要求9所述的方法，其中在所述第二组数据被写入至所述第一存储器位置之后，所述第一组数据呈现在所述第一存储器位置中。13.如权利要求5所述的方法，其中所述存储器位置被布置在字线和位线的交叉点处的存储器块之内。14.一种系统，包括：处理器；以及存储器系统，其存储当由处理器执行时使得所述系统进行以下各项的指令：将第一组数据写入至在第一存储器位置中的NAND闪存块；将第二组数据写入至第一存储器位置；并且擦除第一存储器位置，其中写入第二组数据发生在擦除第一组数据之前。15.如权利要求14所述的系统，其中所述...

【专利技术属性】
技术研发人员：ZZ班迪克，RE麦蒂斯库，秦明海，孙超，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：美国,US