一种合并单元测试仪的基本误差溯源装置制造方法及图纸

本发明专利技术公开了一种合并单元测试仪的基本误差溯源装置，特点是包括上位机、模拟采样模块、第一同步模块和第一网口模块，模拟采样模块包括电流互感器模块、电压互感器模块、A/D转换模块、第一继电器模块、第一FPGA模块和第一STM32单片机；优点是当检测合并单元测试仪时，由第一STM32单片机与上位机将接收到的第一采样值信号、第二采样值信号和IEC61850报文信号进行比较分析处理，从而实现对被检合并单元测试仪的误差溯源过程，整体装置结构简单、占用空间较小、成本低且检测过程快速方便，检测结果精度较高。

A basic error tracing device for merging unit tester

The invention discloses a basic error tracing device for the combined unit test instrument, which includes the upper computer, the analog sampling module, the first synchronization module and the first net port module. The analog sampling module includes the current transformer module, the voltage transformer module, the A/D conversion module, the first relay module, the first FPGA module and the first module. The first STM32 single chip microcomputer; the advantage is that when the combined unit test instrument is detected, the first STM32 single chip microcomputer and the upper computer will be compared and analyzed the first sampled value signal, the second sampling value signal and the IEC61850 message signal, thus the error tracing process of the combined unit test instrument is realized and the whole device structure is realized. Simple, less occupied space, low cost, fast and convenient detection process, and high accuracy of detection results.

【技术实现步骤摘要】
一种合并单元测试仪的基本误差溯源装置
本专利技术涉及一种电工仪器仪表检测装置，尤其是一种合并单元测试仪的基本误差溯源装置。
技术介绍
各地供电单位对电子式互感器及合并单元的选型、验收、定期检测等环节所采取的措施或手段尚未达到完善、全面、准确的程度，有的用继保测试仪代替，有的采用分列仪器组合的方法，极少采用专业的电子式互感器及合并单元测试仪。采用专业的电子式互感器及合并单元测试仪对电子式互感器及合并单元进行检测时，检测结果较为精确，然而各网、省网公司电科院对该类测试仪的检定也无权威和完整的方法，通常采用各标准器组合的办法，整体结构复杂，占用空间较多，成本较高，且测试过程繁琐，精度发送困难；国家电网计量中心是用测差法的整体检定装置为核心，用直角坐标法的系统检定极坐标系统的设备，幅值和相位均存在误差，对检定装置的误差溯源过程较为麻烦。
技术实现思路
本专利技术所要解决的技术问题是提供一种结构简单、占用空间较小、成本低且误差溯源过程方便快速的合并单元测试仪的基本误差溯源装置。本专利技术解决上述技术问题所采用的技术方案为：一种合并单元测试仪的基本误差溯源装置，包括上位机、模拟采样模块、第一同步模块和第一网口模块，所述的模拟采样模块包括电流互感器模块、电压互感器模块、A/D转换模块、第一继电器模块、第一FPGA模块和第一STM32单片机，所述的上位机与所述的第一STM32单片机连接，所述的第一STM32单片机与所述的第一FPGA模块通过FSMC总线连接，所述的第一同步模块的输入端与外部同步信号输入端连接，所述的第一同步模块的输出端与所述的第一FPGA模块的同步信号输入端连接，所述的电流互感器模块的输入端分别与外部被检装置的三相电流输入端连接，所述的电压互感器模块的输入端分别与外部被检装置的三相电压输入端连接，所述的第一FPGA模块向所述的第一继电器模块分别发送第一电压切换指令信号和第一电流切换指令信号，所述的第一继电器模块用于根据第一电压切换指令信号控制所述的电压互感器模块向所述的A/D转换模块发送第一电压信号，所述的第一继电器模块用于根据第一电流切换指令信号控制所述的电流互感器模块向所述的A/D转换模块发送第二电压信号，所述的A/D转换模块的输出端与所述的第一FPGA模块的A/D控制端口相连，所述的A/D转换模块发送与接收到的第一电压信号对应的第一采样值信号至所述的第一FPGA模块，所述的A/D转换模块发送与接收到的第二电压信号对应的第二采样值信号至所述的第一FPGA模块，所述的第一网口模块的输入端与外部被检装置的IEC61850报文信号输出端连接，所述的第一网口模块的输出端与所述的第一FPGA模块的数字信号输入端连接。还包括三相程控源模块、第二同步模块和第二网口模块，所述的三相程控源模块包括第二STM32单片机、第二FPGA模块、D/A转换模块、三路第一功率放大器模块、三路第二功率放大器模块、升压器模块、升流器模块和第二继电器模块，所述的第二STM32单片机与所述的第二FPGA模块通过FSMC总线连接，所述的第二FPGA模块的D/A控制输出端口与所述的D/A转换模块的输入端连接，所述的第二FPGA模块根据预先设置的配置参数向所述的D/A转换模块发送配置信号，所述的D/A转换模块根据接收到的配置信号分别发送对应的电压信号至三路所述的第一功率放大器模块及三路所述的第二功率放大器模块，三路所述的第一功率放大器模块的电压输出端口分别与所述的升压器模块的三相电压输入端口连接，三路所述的第二功率放大器模块的电流输出端口分别与所述的升流器模块的三相电流输入端口连接，所述的第二FPGA模块向所述的第二继电器模块分别发送第二电压切换指令信号和第二电流切换指令信号，所述的第二继电器模块根据第二电压切换指令信号控制所述的升压器模块发送三相电压信号至所述的电压互感器模块，所述的第二继电器模块根据第二电流切换指令信号控制所述的升流器模块发送三相电流信号至所述的电流互感器模块，所述的第二同步模块的输入端与所述的第二FPGA模块的同步信号输出端连接，所述的第二同步模块的输出端与所述的第一同步模块的输入端连接，所述的第二网口模块的输入端与所述的第二FPGA模块的IEC61850报文信号输出端连接，所述的第二网口模块的输出端与所述的第一网口模块的输入端连接。当使用上述结构检定无源合并单元测试仪时，在三相程控源模块中设置标准三相电压信号、标准三相电流信号和IEC61850报文信号，由三相程控源模块将设置的标准三相电压信号、标准三相电流信号和IEC61850报文信号分别发送至被检无源合并单元测试仪和模拟采样模块，然后观察在被检无源合并单元测试仪的软件上显示的比值差和相位差，与在上位机上设置的相关软件上显示的比值差和相位差进行对比，从而实现对被检合并单元测试仪的误差溯源过程，其中，同步信号可以采用自身同步时钟方式，也可以采用外部同步时钟方式，当采用自身同步时钟方式时，模拟采样模块的同步方式为同步输出B码/PPS，而被检无源合并单元测试仪的同步方式为接收光B码/PPS；如果采用外部同步时钟方式时，模拟采样模块和被检无源合并单元测试仪的同步方式为接收光B码/PPS。所述的第一网口模块包括第一电网口和第一光网口，所述的第一电网口用于向所述的第一FPGA模块发送外部被检装置输入的基于IEC61850报文的第一电信号，所述的第一光网口用于向所述的第一FPGA模块发送外部被检装置输入的基于IEC61850报文的第一光信号。与现有技术相比，本专利技术的优点在于当检测合并单元测试仪时，由被检合并单元测试仪的三相电流输入端向电流互感器模块的输入端分别输入三相电流信号，由被检合并单元测试仪的三相电压输入端向电压互感器模块的输入端分别输入三相电压信号，由第一同步模块接收外部同步信号输入端输入的同步信号并发送给第一FPGA模块，第一FPGA模块根据接收到的同步信号向第一继电器模块发送第一电压切换指令信号和第一电流切换指令信号，第一继电器模块根据第一电压切换指令信号控制电压互感器模块向A/D转换模块发送第一电压信号，第一继电器模块根据第一电流切换指令信号控制电流互感器模块向A/D转换模块发送第二电压信号，A/D转换模块根据接收到的第一电压信号发送对应的第一采样值信号至第一FPGA模块，A/D转换模块根据接收到的第二电压信号发送对应的第二采样值信号至第一FPGA模块，再由第一FPGA模块将接收到的第一采样值信号和第二采样值信号分别发送至第一STM32单片机，被检合并单元测试仪通过第一网口模块向第一FPGA模块发送IEC61850报文信号，由第一FPGA模块将接收到的IEC61850报文信号发送至第一STM32单片机，最后由第一STM32单片机与上位机将接收到的第一采样值信号、第二采样值信号和IEC61850报文信号进行比较分析处理，从而实现对被检合并单元测试仪的误差溯源过程，整体装置结构简单、占用空间较小、成本低且检测过程快速方便，检测结果精度较高。附图说明图1为实施例一的结构原理框图；图2为实施例二的部分结构原理框图。具体实施方式以下结合附图实施例对本专利技术作进一步详细描述。实施例一：一种合并单元测试仪的基本误差溯源装置，包括上位机1、模拟采样模块、第一同步模块2和第一网口模块3，本文档来自技高网...

【技术保护点】
1.一种合并单元测试仪的基本误差溯源装置，其特征在于包括上位机、模拟采样模块、第一同步模块和第一网口模块，所述的模拟采样模块包括电流互感器模块、电压互感器模块、A/D转换模块、第一继电器模块、第一FPGA模块和第一STM32单片机，所述的上位机与所述的第一STM32单片机连接，所述的第一STM32单片机与所述的第一FPGA模块通过FSMC总线连接，所述的第一同步模块的输入端与外部同步信号输入端连接，所述的第一同步模块的输出端与所述的第一FPGA模块的同步信号输入端连接，所述的电流互感器模块的输入端分别与外部被检装置的三相电流输入端连接，所述的电压互感器模块的输入端分别与外部被检装置的三相电压输入端连接，所述的第一FPGA模块向所述的第一继电器模块分别发送第一电压切换指令信号和第一电流切换指令信号，所述的第一继电器模块用于根据第一电压切换指令信号控制所述的电压互感器模块向所述的A/D转换模块发送第一电压信号，所述的第一继电器模块用于根据第一电流切换指令信号控制所述的电流互感器模块向所述的A/D转换模块发送第二电压信号，所述的A/D转换模块的输出端与所述的第一FPGA模块的A/D控制端口相连，所述的A/D转换模块发送与接收到的第一电压信号对应的第一采样值信号至所述的第一FPGA模块，所述的A/D转换模块发送与接收到的第二电压信号对应的第二采样值信号至所述的第一FPGA模块，所述的第一网口模块的输入端与外部被检装置的IEC61850报文信号输出端连接，所述的第一网口模块的输出端与所述的第一FPGA模块的数字信号输入端连接。...

【技术特征摘要】
1.一种合并单元测试仪的基本误差溯源装置，其特征在于包括上位机、模拟采样模块、第一同步模块和第一网口模块，所述的模拟采样模块包括电流互感器模块、电压互感器模块、A/D转换模块、第一继电器模块、第一FPGA模块和第一STM32单片机，所述的上位机与所述的第一STM32单片机连接，所述的第一STM32单片机与所述的第一FPGA模块通过FSMC总线连接，所述的第一同步模块的输入端与外部同步信号输入端连接，所述的第一同步模块的输出端与所述的第一FPGA模块的同步信号输入端连接，所述的电流互感器模块的输入端分别与外部被检装置的三相电流输入端连接，所述的电压互感器模块的输入端分别与外部被检装置的三相电压输入端连接，所述的第一FPGA模块向所述的第一继电器模块分别发送第一电压切换指令信号和第一电流切换指令信号，所述的第一继电器模块用于根据第一电压切换指令信号控制所述的电压互感器模块向所述的A/D转换模块发送第一电压信号，所述的第一继电器模块用于根据第一电流切换指令信号控制所述的电流互感器模块向所述的A/D转换模块发送第二电压信号，所述的A/D转换模块的输出端与所述的第一FPGA模块的A/D控制端口相连，所述的A/D转换模块发送与接收到的第一电压信号对应的第一采样值信号至所述的第一FPGA模块，所述的A/D转换模块发送与接收到的第二电压信号对应的第二采样值信号至所述的第一FPGA模块，所述的第一网口模块的输入端与外部被检装置的IEC61850报文信号输出端连接，所述的第一网口模块的输出端与所述的第一FPGA模块的数字信号输入端连接。2.根据权利要求1所述的一种合并单元测试仪的基本误差溯源装置，其特征在于还包括三相程控源模块、第二同步模块和第二网口模块，所述的三相程控源模块包括第二STM32单片机、第二FPGA模块、D/A转换...

【专利技术属性】
技术研发人员：吴达雷，陆佳莹，吴元红，林军，孙延松，黄开来，戚斌，
申请(专利权)人：海南电网有限责任公司，浙江涵普三维电力科技有限公司，
类型：发明
国别省市：海南,46