用于补偿延迟失配的电路及方法技术

本发明专利技术提供了一种用于补偿延迟失配的电路及方法，该电路包括：时钟驱动器；反馈电路；第一信号路径部分，包括第一重定时器；第一延迟元件，耦接在该第一重定时器和该时钟驱动器之间；第二信号路径部分，包括第二重定时器；第二延迟元件，耦接在该第二重定时器和该时钟驱动器之间；以及控制电路，被配置为控制该第一延迟元件和该第二延迟元件之间产生的延迟差异以补偿目标延迟失配；其中，该反馈电路和该第一延迟元件形成第一环形振荡器，该反馈电路和该第二延迟元件形成第二环形振荡器。本发明专利技术通过引入延迟差异来抵消或至少限制电路中存在的延迟失配，从而补偿两个或更多个信号之间的延迟失配，改善信号质量。

【技术实现步骤摘要】
用于补偿延迟失配的电路及方法
本专利技术涉及用于补偿信号线中的延迟失配(delaymismatch)的电子电路及方法。
技术介绍
电信号通常通过印刷电路板上形成的金属迹线(trace)传输。这种金属迹线可用于耦接集成在芯片中的电路与安装在印刷电路板上的电连接器之间的电信号。
技术实现思路
本专利技术提供一种用于补偿延迟失配的电路及方法，以解决导线对的长度差异所引起的延迟失配。本专利技术提供了一种用于补偿延迟失配的电路，该电路包括：输入驱动器；第一信号路径部分，该第一信号路径部分是从该输入驱动器至该负载的第一信号路径的一部分；第二信号路径部分，该第二信号路径部分是从该输入驱动器至该负载的第二信号路径的一部分；第一时钟路径，被配置为提供第一时钟信号以控制该第一信号路径部分的定时；第二时钟路径，被配置为提供第二时钟信号以控制该第二信号路径部分的定时；以及控制电路，控制电路被配置为：控制该第一时钟路径，在第一时间段期间与反馈电路形成第一环形振荡器并检测该第一环形振荡器的第一节奏；控制该第二时钟路径，在第二时间段期间与该反馈电路形成第二环形振荡器并检测该第二环形振荡器的第二节奏；至少部分地基于该第一节奏和该第二节奏补偿该第一信号路径和该第二信号路径之间的延迟失配；其中，该输入驱动器被配置为在补偿该延迟失配之后，以第一信号驱动该第一信号路径部分和以第二信号驱动该第二信号路径部分。本专利技术提供了一种用于补偿延迟失配的电路，该电路包括：时钟驱动器；反馈电路；第一信号路径部分，包括第一重定时器；第一延迟元件，耦接在该第一重定时器和该时钟驱动器之间；第二信号路径部分，包括第二重定时器；第二延迟元件，耦接在该第二重定时器和该时钟驱动器之间；以及控制电路，被配置为控制该第一延迟元件和该第二延迟元件之间产生的延迟差异以补偿目标延迟失配；其中，该反馈电路和该第一延迟元件形成第一环形振荡器，该反馈电路和该第二延迟元件形成第二环形振荡器。本专利技术提供了一种一种补偿延迟失配的方法，该方法包括：在第一时间段期间形成第一环形振荡器并检测该第一环形振荡器的第一节奏，该第一环形振荡器包括第一时钟路径中的第一延迟元件；在第二时间段期间形成第二环形振荡器并检测该第二环形振荡器的第二节奏，该第二环形振荡器包括第二时钟路径中的第二延迟元件；控制该第一元件的延迟，以控制第一信号路径的一部分的定时，控制该第二元件的延迟，以控制第二信号路径的一部分的定时，以及至少部分地基于该第一节奏和该第二节奏补偿该第一信号路径和该第二信号路径之间的延迟失配；以及在补偿该延迟失配之后，以第一信号驱动该第一信号路径和以第二信号驱动该第二信号路径。本专利技术通过引入延迟差异来抵消或至少限制电路中存在的延迟失配，从而补偿两个或更多个信号之间的延迟失配，改善信号质量。在结合附图阅读本专利技术的实施例的以下详细描述之后，本专利技术的各种目的、特征和优点将是显而易见的。然而，这里使用的附图仅以解释说明为目的，而不应被视为本专利技术的限制。附图说明在浏览了下文的具体实施方式和相应的附图后，本领域技术人员将更容易理解上述本专利技术的目的和优点。图1是例示集成电路耦接到印刷电路板的示意图。图2A按照一些实施方式例示了用于延迟失配补偿的电路示意图。图2B是例示这种操作阶段的流程图。图2C例示了补偿阶段的一个示例。图3根据一些实施方式例示了电路的示例性实现方式的示意图。图4A例示了根据图2B中的方框232A指示的阶段进行操作的电路。图4B例示了根据图2B中的方框232B指示的阶段进行操作的电路。图4C例示了根据图2B中的方框234指示的阶段(即，驱动阶段)进行操作的电路。图4D例示了补偿延迟失配的方法。图5A例示了控制/检测电路被配置为检测环形振荡器的周期。图5B例示了计数器的方框图。图5C例示了图5B所示计数器操作的时序图。图6示出了延迟元件的示例性实现方式。图7A例示了包括多个电路的系统。图7B例示了系统更详细的电路图。具体实施方式本专利技术提出了用于电子电路中延迟失配补偿的方法和系统。电子电路通常包括多个信号路径，用于电子电路中各个点的彼此连接。在某些情况下，各个点希望接收相互同步的电信号。然而，多条路径可能具有不同的长度，因此产生不同的延迟，从而对维持信号同步造成障碍。这种长度差异往往是无法控制的，并且可能是由电子电路制造中的有限公差(finitetolerance)引起。在其他情况下，这种长度差异是有意包含进来的。电路设计者通常依赖多个信号路径在电子电路的多个点之间传递数据。一种示例是差分信号。差分信号是由生成一对互补信号而形成。差分信号比单端信号具有诸多优势，包括对共模噪声和电磁干扰具有更高的抗扰性。然而，在某些情况下，差分信号可能遭受由携载差分信号的导线对的长度差异所引起的延迟失配。这种长度差异对差分信号的质量产生负面影响。例如，差分信号可能会表现出信噪比恶化。长度差异可能是由于难以设计出完全匹配的金属迹线导致的，尤其是金属迹线包括弯曲、曲线、环等等。在多个金属迹线位于单个平面上的印刷电路板或集成电路中可能会出现这种情况。图1是例示集成电路102耦接到印刷电路板107的示意图。集成电路102包括输出一对差分信号的驱动器。集成电路102设置在安装于印刷电路板107上的封装105中。为了清晰起见，集成电路102、封装105和印刷电路板107在图1中被例示为是分离的。差分信号经由触点106和108以及金属迹线110和112被路由到连接器114，触点106和108是封装105的一部分，金属迹线110和112是印刷电路板107的一部分。可以看出，驱动器104和连接器114之间的信号路径遇到多个弯曲。因此，难以设计完美匹配的信号路径，因而出现延迟失配。本专利技术提出了用于电子电路中延迟失配补偿的方法和系统。在一些实施方式中，通过控制延迟元件来对抗测量的延迟差异，可以减少甚至消除延迟失配。例如，延迟差异可以被设置为等于，但是以相反的符号，测量的延迟失配。在一些实施方式中，在测量阶段可以检测电子电路中产生的延迟失配。例如，可以检测携载差分信号的两个信号线(例如金属迹线110和112)之间产生的延迟差异。在测量阶段，可以利用“片外”(off-chip)设备(即，利用向信号线驱动信号的芯片以外的电路)检测延迟差异。在一些实施方式中，在测量阶段检测的延迟失配可以在补偿阶段被补偿(例如，消除或限制)。补偿可以通过沿着信号线引入延迟差异来抵消检测的延迟失配来实现。例如，在一些实施方式，引入的延迟差异相对于检测的延迟失配可以是振幅相等且符合相反。当然，并不是所有实施方式仅限于这种特定的延迟差异。在一些实施方式，用于补偿检测的延迟失配的电路可以是“片上”(on-chip)的，也就是说，可以是芯片中用于向信号线驱动信号的部分。在这些实施方式，可以在芯片中引入延迟差异。一旦延迟失配被消除或者至少被限制，信号线可以利用信号驱动器来驱动。这一阶段被称为驱动阶段。至少在一些实施方式中，用于补偿延迟失配的电路是芯片上的，信号驱动器也可以是芯片上的。图2A按照一些实施方式例示了用于延迟失配补偿的电路的示意图。电路200可以通过连接线路(connections)214和216连接到负载220。连接线路214和216可以代表任何合适类型的信号线，包括金属迹线、本文档来自技高网...

【技术保护点】
1.一种用于补偿延迟失配的电路，该电路包括：输入驱动器；第一信号路径部分，该第一信号路径部分是从该输入驱动器至该负载的第一信号路径的一部分；第二信号路径部分，该第二信号路径部分是从该输入驱动器至该负载的第二信号路径的一部分；第一时钟路径，被配置为提供第一时钟信号以控制该第一信号路径部分的定时；第二时钟路径，被配置为提供第二时钟信号以控制该第二信号路径部分的定时；以及控制电路，被配置为：控制该第一时钟路径，在第一时间段期间与反馈电路形成第一环形振荡器并检测该第一环形振荡器的第一节奏；控制该第二时钟路径，在第二时间段期间与该反馈电路形成第二环形振荡器并检测该第二环形振荡器的第二节奏；以及至少部分地基于该第一节奏和该第二节奏补偿该第一信号路径和该第二信号路径之间的延迟失配，其中，该输入驱动器被配置为在补偿该延迟失配之后，以第一信号驱动该第一信号路径部分和以第二信号驱动该第二信号路径部分。

【技术特征摘要】
2016.12.14 US 62/433,860;2017.08.08 US 15/671,9741.一种用于补偿延迟失配的电路，该电路包括：输入驱动器；第一信号路径部分，该第一信号路径部分是从该输入驱动器至该负载的第一信号路径的一部分；第二信号路径部分，该第二信号路径部分是从该输入驱动器至该负载的第二信号路径的一部分；第一时钟路径，被配置为提供第一时钟信号以控制该第一信号路径部分的定时；第二时钟路径，被配置为提供第二时钟信号以控制该第二信号路径部分的定时；以及控制电路，被配置为：控制该第一时钟路径，在第一时间段期间与反馈电路形成第一环形振荡器并检测该第一环形振荡器的第一节奏；控制该第二时钟路径，在第二时间段期间与该反馈电路形成第二环形振荡器并检测该第二环形振荡器的第二节奏；以及至少部分地基于该第一节奏和该第二节奏补偿该第一信号路径和该第二信号路径之间的延迟失配，其中，该输入驱动器被配置为在补偿该延迟失配之后，以第一信号驱动该第一信号路径部分和以第二信号驱动该第二信号路径部分。2.如权利要求1所述的电路，其特征在于，该第一信号路径部分包括第一重定时器。3.如权利要求2所述的电路，其特征在于，该第二信号路径部分包括第二重定时器。4.如权利要求1所述的电路，其特征在于，该控制电路进一步被配置为检测由作为该第一时钟路径的一部分的第一延迟元件引入的第一延迟，检测由该第二时钟路径的第二延迟元件引入的第二延迟，以及计算该第一延迟和该第二延迟之间的差异。5.如权利要求1所述的电路，其特征在于，该第一节奏包括第一振荡周期，该第二节奏包括第二振荡周期。6.如权利要求1所述的电路，其特征在于，该电路进一步包括计数器，该计数器被配置为通过计数在整个检测时间间隔期间发生转换的次数，提供该第一节奏的指示。7.如权利要求1所述的电路，其特征在于，该延迟失配至少部分地是由第一金属迹线和第二金属迹线之间的长度差引起的。8.如权利要求7所述的电路，其特征在于，该电路设置在安装于印刷电路板上的集成电路上，并且该第一金属迹线和该第二金属迹...

【专利技术属性】
技术研发人员：亨利·阿诺德·帕克，塔梅尔·穆罕默德·阿里，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71