一种电力线载波通信单元的频偏测试系统和方法技术方案

本发明专利技术的一种电力线载波通信单元的频偏测试系统，包括基准时钟电路、脉冲控制电路、时间窗口电路、基准信号计数电路、被测信号计数电路、单片机单元；本发明专利技术的一种电力线载波通信单元的频偏测试方法是通过被测信号输出和基准信号输出各接至对应计数电路的输入端，单片机对两计数器最高位Q11的下降沿进一步计数，则相同时间窗下，能够计算被测信号输出和基准信号输出计数个数差；当时间窗控制信号CTL_FERR_TWIN结束，计数停止时，单片机对基准信号计数值低位中Q11管脚下降沿计数值为Cref_H，其Q11~Q0管脚计数值为Cref_L，则总计数值为Cref=Cref_H

Frequency deviation test system and method for power line carrier communication unit

A frequency offset test system of the power line carrier communication unit includes a reference clock circuit, a pulse control circuit, a time window circuit, a reference signal counting circuit, a measured signal counting circuit, and a single chip unit. The output and the output of the reference signal are connected to the input of the corresponding counting circuit, and the single chip is further counted on the drop edge of the highest bit Q11 of the two counter, and the number difference between the measured signal output and the reference signal output can be calculated under the same time window; when the time window control signal CTL_FERR_TWIN ends, the count stops, single chip. The value of the falling edge of the Q11 pin in the low position of the reference signal meter is Cref_H, and the value of the Q11~Q0 pin is Cref_L, the total value is Cref=Cref_H.

【技术实现步骤摘要】
一种电力线载波通信单元的频偏测试系统和方法
本专利技术涉及电力线载波通信单元性能的检测
，具体涉及一种电力线载波通信单元的频偏测试系统和方法。
技术介绍
用电信息采集系统作为建设智能电网的重要组成部分，承担着用电信息自动采集、高效共享和实时监控的重要任务。在建设过程中，选择稳定、可靠的通信单元是保证系统安全稳定运行的关键，直接影响着集中器与采集器或采集器与电能表之间通信的可靠性和采集成功率，通信单元的选择和应用是用电信息采集系统建设中的难点，决定着系统建设的成败。当前国家电网正逐步推广宽带载波通信技术在用电信息采集系统建设中的应用，宽带载波通信频率范围为1M-100MHz，主频时钟对通信单元的组网通信性能影响很大，如：在常温下无源晶体>+10ppm、高低温温度环境等因素，频偏相差大会导致组网问题，甚至组网不成功，所以需要对通信单元进行频偏测试。
技术实现思路
电力线载波通信单元对用电信息采集系统的组网通信性能的影响较大，为保证用电信息采集系统的组网通信性能更为稳定和准确，本专利技术提供了一种电力线载波通信单元的频偏测试系统和一种电力线载波通信单元的频偏测试方法，对电力线载波通信单元的进行检测，以保证正式安装后的通信单元能精确稳定的提供通信服务。一种电力线载波通信单元的频偏测试系统，其中：包括基准时钟电路、脉冲控制电路、时间窗口电路、基准信号计数电路、被测信号计数电路、单片机单元，其中，基准时钟电路的基准信号输出端连接脉冲控制电路的基准信号输入端，脉冲控制电路的被测信号输入端用于连接被测通信单元的主频时钟信号输出端，脉冲控制电路的基准信号输出端连接基准信号计数电路的基准信号输入端，脉冲控制电路的被测信号输出端连接被测信号计数电路的被测信号输入端，基准信号计数电路的基准信号计数值数据输出端连接单片机单元的基准信号计数值数据输入端，被测信号计数电路的被测信号计数值数据输出端连接单片机单元的被测信号计数值数据输入端；单片机单元的复位信号输出通道分成两路：第一路复位信号输出端、第二路复位信号输出端，用于同时输出复位信号，单片机单元的第一复位信号输出端连接所述基准信号计数电路的复位信号输入端，单片机单元的第二复位信号输出端连接所述被测信号计数电路的复位信号输入端；时间窗口电路的时间窗控制信号输出端分成两路：第一路连接脉冲控制电路的时间窗控制信号输入端，第二路连接单片机单元的时间窗控制信号输入端；单片机单元的时间窗口控制信号输出端连接时间窗口电路的时间窗口控制信号输入端；单片机单元的阈值控制信号输出端连接所述脉冲控制电路的阈值控制信号输入端。所述的电力线载波通信单元的频偏测试系统，其中：所述的基准时钟电路包括0.5ppm有源晶振、第一电感、第一电容、第二电容、第三电容、第一电阻、第五电容，第一电容、第二电容、第三电容均并联构成第一并联电路，第一并联电路的第一端连接第一电感的第一端，第一电感的第二端连接3.3V电源，第一并联电路的第二端接地；第一电阻的第二端与第五电容的第一端相串联构成第一串联电路；0.5ppm有源晶振的EN接脚悬空，0.5ppm有源晶振的接地端接地，0.5ppm有源晶振的电源端连接所述第一并联电路的第一端与第一电感第一端的中间接点，0.5ppm有源晶振的输出端连接第一串联电路中第一电阻的第一端，第一串联电路中第五电容的第二端接地，第一串联电路中第一电阻第二端与第五电容第一端的中间接点为基准信号输出端，用于连接脉冲控制电路的基准信号输入端，以对脉冲控制电路输出基准时钟信号。所述的电力线载波通信单元的频偏测试系统，其中：所述的时间窗口电路包括时钟芯片、第五十八电阻、第六十五电容、第六十四电容、第六十六电容、第一稳压二极管、第二十九电阻、电池单元、第六十三电阻、第六十四电阻、第五十九电阻，其中，第六十五电容、第六十四电容、第六十六电容均并联构成第二并联电路，第二并联电路的第一端连接3.3V电源，第二并联电路的第二端接地；第一稳压二极管、第二十九电阻、电池单元构成第二串联电路，第一稳压二极管的负极串接第二十九电阻后再串接电池单元的正极，电池单元的负极接地，第一稳压二极管的正极连接3.3V电源，3.3V电源与第一稳压二极管正极以及第二并联电路第一端的中间接点连接时钟芯片的电源输入端；时钟芯片的输出控制信号输入端通过第五十八电阻连接3.3V电源；时钟芯片的时间窗口控制信号输入端用于接收单片机单元的时间窗口控制信号输出端所输出的时间窗口控制信号：时钟芯片的时间窗口控制信号输入端中的I2C通信串行时钟输入引脚SCL连接单片机单元中单片机的双向二进制同步串行通信的串行时钟信号SCL1输出引脚，时钟芯片的I2C通信串行时钟输入引脚SCL还通过上拉电阻第六十三电阻连接3.3V电源，时钟芯片的时间窗口控制信号输入端中的双向二进制同步串行通信的SDA引脚连接单片机的双向二进制同步串行通信串行数据信号SDA1输出引脚，时钟芯片的时间窗口控制信号输入端中的双向二进制同步串行通信的SDA引脚通过上拉电阻第五十九电阻连接3.3V电源。所述的电力线载波通信单元的频偏测试系统，其中：所述的脉冲控制电路包括4路2选1数据选择器，数据选择器的第一信号输入端为基准信号输入端，数据选择器的第一信号输出端为基准信号输出端，数据选择器的基准信号输出端还通过第五十二电阻连接3.3V电源；数据选择器的第二信号输入端为被测信号输入端，数据选择器的被测信号输入端连接第二十八电阻的第二端，第二十八电阻的第一端用于接入被测信号，数据选择器的第二信号输出端为被测信号输出端，数据选择器的被测信号输出端还通过第五十四电阻连接3.3V电源；数据选择器的测试启动信号输入端同时连接三路控制信号输入电路：第一路控制信号输入电路为阈值控制信号输入电路，阈值控制信号输入电路包括第二十五电阻，第二十五电阻的第一端连接单片机单元的阈值控制信号输出端，第二十五电阻的第二端连接数据选择器的测试启动信号输入端；第二路控制信号输入电路为时间窗控制信号输入电路，时间窗控制信号输入电路包括第三十五电阻，第三十五电阻的第一端连接时间窗口电路的时间窗控制信号输出端，第三十五电阻的第二端连接数据选择器的测试启动信号输入端；第三路为电平保持电路，电平保持电路包括第六十五电阻，第六十五电阻的第一端连接3.3V电源，第六十五电阻的第二端连接数据选择器的测试启动信号输入端；数据选择器的测试启动信号输入端为高电平时，数据选择器的基准信号输出端、被测信号输出端停止信号输出。所述的电力线载波通信单元的频偏测试系统，其中：所述的基准信号计数电路包括第一计数器，所述第一计数器为十二位异步二进制计数器，第一计数器的电源输入端用于连接3.3V电源，第一计数器的电源输入端还连接第三并联稳压电路的第一端，第三并联稳压电路的第二端接地，第三并联稳压电路包括第七十一电容、第七十二电容，第七十一电容与第七十二电容并联构成第三并联稳压电路；第一计数器的复位信号输入端连接单片机单元的第一复位信号输出端，第一计数器的基准信号输入端连接脉冲控制电路中所述数据选择器的基准信号输出端；第一计数器的第一基准信号计数输出端、第二基准信号计数输出端、......、第十二基准信号计数输出端一一对应连接单片机单元的第一基准信号计数本文档来自技高网...

【技术保护点】
1.一种电力线载波通信单元的频偏测试系统，其特征在于：包括基准时钟电路、脉冲控制电路、时间窗口电路、基准信号计数电路、被测信号计数电路、单片机单元，其中，基准时钟电路的基准信号输出端连接脉冲控制电路的基准信号输入端，脉冲控制电路的被测信号输入端用于连接被测通信单元的主频时钟信号输出端，脉冲控制电路的基准信号输出端连接基准信号计数电路的基准信号输入端，脉冲控制电路的被测信号输出端连接被测信号计数电路的被测信号输入端，基准信号计数电路的基准信号计数值数据输出端连接单片机单元的基准信号计数值数据输入端，被测信号计数电路的被测信号计数值数据输出端连接单片机单元的被测信号计数值数据输入端；单片机单元的复位信号输出通道分成两路：第一路复位信号输出端、第二路复位信号输出端，用于同时输出复位信号，单片机单元的第一复位信号输出端连接所述基准信号计数电路的复位信号输入端，单片机单元的第二复位信号输出端连接所述被测信号计数电路的复位信号输入端；时间窗口电路的时间窗控制信号输出端分成两路：第一路连接脉冲控制电路的时间窗控制信号输入端，第二路连接单片机单元的时间窗控制信号输入端；单片机单元的时间窗口控制信号输出端连接时间窗口电路的时间窗口控制信号输入端；单片机单元的阈值控制信号输出端连接所述脉冲控制电路的阈值控制信号输入端。...

【技术特征摘要】
1.一种电力线载波通信单元的频偏测试系统，其特征在于：包括基准时钟电路、脉冲控制电路、时间窗口电路、基准信号计数电路、被测信号计数电路、单片机单元，其中，基准时钟电路的基准信号输出端连接脉冲控制电路的基准信号输入端，脉冲控制电路的被测信号输入端用于连接被测通信单元的主频时钟信号输出端，脉冲控制电路的基准信号输出端连接基准信号计数电路的基准信号输入端，脉冲控制电路的被测信号输出端连接被测信号计数电路的被测信号输入端，基准信号计数电路的基准信号计数值数据输出端连接单片机单元的基准信号计数值数据输入端，被测信号计数电路的被测信号计数值数据输出端连接单片机单元的被测信号计数值数据输入端；单片机单元的复位信号输出通道分成两路：第一路复位信号输出端、第二路复位信号输出端，用于同时输出复位信号，单片机单元的第一复位信号输出端连接所述基准信号计数电路的复位信号输入端，单片机单元的第二复位信号输出端连接所述被测信号计数电路的复位信号输入端；时间窗口电路的时间窗控制信号输出端分成两路：第一路连接脉冲控制电路的时间窗控制信号输入端，第二路连接单片机单元的时间窗控制信号输入端；单片机单元的时间窗口控制信号输出端连接时间窗口电路的时间窗口控制信号输入端；单片机单元的阈值控制信号输出端连接所述脉冲控制电路的阈值控制信号输入端。2.如权利要求1所述的电力线载波通信单元的频偏测试系统，其特征在于：所述的基准时钟电路包括0.5ppm有源晶振、第一电感、第一电容、第二电容、第三电容、第一电阻、第五电容，第一电容、第二电容、第三电容均并联构成第一并联电路，第一并联电路的第一端连接第一电感的第一端，第一电感的第二端连接3.3V电源，第一并联电路的第二端接地；第一电阻的第二端与第五电容的第一端相串联构成第一串联电路；0.5ppm有源晶振的EN接脚悬空，0.5ppm有源晶振的接地端接地，0.5ppm有源晶振的电源端连接所述第一并联电路的第一端与第一电感第一端的中间接点，0.5ppm有源晶振的输出端连接第一串联电路中第一电阻的第一端，第一串联电路中第五电容的第二端接地，第一串联电路中第一电阻第二端与第五电容第一端的中间接点为基准信号输出端，用于连接脉冲控制电路的基准信号输入端，以对脉冲控制电路输出基准时钟信号。3.如权利要求2所述的电力线载波通信单元的频偏测试系统，其特征在于：所述的时间窗口电路包括时钟芯片、第五十八电阻、第六十五电容、第六十四电容、第六十六电容、第一稳压二极管、第二十九电阻、电池单元、第六十三电阻、第六十四电阻、第五十九电阻，其中，第六十五电容、第六十四电容、第六十六电容均并联构成第二并联电路，第二并联电路的第一端连接3.3V电源，第二并联电路的第二端接地；第一稳压二极管、第二十九电阻、电池单元构成第二串联电路，第一稳压二极管的负极串接第二十九电阻后再串接电池单元的正极，电池单元的负极接地，第一稳压二极管的正极连接3.3V电源，3.3V电源与第一稳压二极管正极以及第二并联电路第一端的中间接点连接时钟芯片的电源输入端；时钟芯片的输出控制信号输入端通过第五十八电阻连接3.3V电源；时钟芯片的时间窗口控制信号输入端用于接收单片机单元的时间窗口控制信号输出端所输出的时间窗口控制信号：时钟芯片的时间窗口控制信号输入端中的I2C通信串行时钟输入引脚SCL连接单片机单元中单片机的双向二进制同步串行通信的串行时钟信号SCL1输出引脚，时钟芯片的I2C通信串行时钟输入引脚SCL还通过上拉电阻第六十三电阻连接3.3V电源，时钟芯片的时间窗口控制信号输入端中的双向二进制同步串行通信的SDA引脚连接单片机的双向二进制同步串行通信串行数据信号SDA1输出引脚，时钟芯片的时间窗口控制信号输入端中的双向二进制同步串行通信的SDA引脚通过上拉电阻第五十九电阻连接3.3V电源。4.如权利要求3所述的电力线载波通信单元的频偏测试系统，其特征在于：所述的脉冲控制电路包括4路2选1数据选择器，数据选择器的第一信号输入端为基准信号输入端，数据选择器的第一信号输出端为基准信号输出端，数据选择器的基准信号输出端还通过第五十二电阻连接3.3V电源；数据选择器的第二信号输入端为被测信号输入端，数据选择器的被测信号输入端连接第二十八电阻的第二端，第二十八电阻的第一端用于接入被测信号，数据选择器的第二信号输出端为被测信号输出端，数据选择器的被测信号输出端还通过第五十四电阻连接3.3V电源；数据选择器的测试启动信号输入端同时连接三路控制信号输入电路：第一路控制信号输入电路为阈值控制信号输入电路，阈值控制信号输入电路包括第二十五电阻，第二十五电阻的第一端连接单片机单元的阈值控制信号输出端，第二十五电阻的第二端连接数据选择器的测试启动信号输入端；第二路控制信号输入电路为时间窗控制信号输入电路，时间窗控制信号输入电路包括第三十五电阻，第三十五电阻的第一端连接时间窗口电路的时间窗控制信号输出端，第三十五电阻的第二端连接数据选择器的测试启动信号输入端；第三路为电平保持电路，电平保持电路包括第六十五电阻，第六十五电阻的第一端连接3.3V电源，第六十五电阻的第二端连接数据选择器的测试启动信号输入端；数据选择器的测试启动信号输入端为高电平时，数据选择器的基准信号输出端、被测信号输出端停止信号输出。5.如权利要求4所述的电力线载波通信单元的频偏测试系统，其特征在于：所述的基准信号计数电路包括第一计数器，所述第一计数器为十二位异步二进制计数器，第一计数器的电源输入端用于连接3.3V电源，第一计数器的电源输入端还连接第三并联稳压电路的第一端，第三并联稳压电路的第二端接地，第三并联稳压电路包括第七十一电容、第七十二电容，第七十一电容与第七十二电容并联构成第三并联稳压电路；第一计数器的复位信号输...

【专利技术属性】
技术研发人员：田哲，
申请(专利权)人：深圳智微电子科技有限公司，
类型：发明
国别省市：广东,44