一种基于滑动CRC的自定义基带帧封装方法技术

本发明专利技术公开了一种基于滑动CRC的自定义基带帧封装方法，通过增加4个字节的冗余信息，提高了信息字段的占用率；采用滑动CRC来实现封装包的同步，能够最大限度的减小冗余信息，减小代码设计难度。 1

A custom baseband frame encapsulation method based on sliding CRC

The invention discloses a custom base band frame encapsulation method based on sliding CRC. By adding redundant information of 4 bytes, the occupancy rate of information field is increased. The synchronization of package package is realized by sliding CRC, and the redundancy information can be reduced to the maximum limit and the difficulty of code setting is reduced. One

【技术实现步骤摘要】
一种基于滑动CRC的自定义基带帧封装方法
本实本专利技术涉及通信
，特别是无线通信设备的基带帧同步方法。
技术介绍
目前行业中广泛应用的基带帧封装协议有GSE和HDLC，但是这两种封装的效率都不是很高。在卫星通信领域中，由于1个基带帧比特信息会被映射为很多个物理帧的符号，而信道带宽又决定了物理帧的传输速率，因此基带帧的封装效率就显得尤为重要。一个低效率的封装方法会带入相当大的传输延时，而一种高效的封装方法能够保证信息的低时延，从而使视频，语音等业务信号更加的流畅。GSE协议是一种广泛应用于卫星设备的数据封装协议。GSE数据主要由GSE头部和PDU(packetdataunit)两部分构成。PDU值需要封装的数据单元，可以是网络层协议数据，也可以使用ETH协议数据等。GSE头部格式如下：GSE分包格式如下：现有的HDLC封装方法是将数据帧分为了5个字段：标志字段，地址字段，控制字段，信息字段，校验字段；使用透明传输，将除标志字段之外的字段采用“0比特插入法”，使之不会出标志字段，以供解封装时恢复数据包。具体的封装格式如下：标志字段地址字段控制字段信息字段校验字段标志字段8bit(0x7E)8bit8bit/16bit8nbit16bit(CRC16)8bit(0x7E)
技术实现思路
本专利技术提供一种基于滑动CRC的自定义基带帧封装方法，以解决上述现有技术的不足，用以解决无线通信过程中基带帧的封装效率问题。为了实现本专利技术的目的，拟采用以下技术：一种基于滑动CRC的自定义基带帧封装方法，其特征在于，所述基带帧封装的封装格式为：头部头部校验信息字段16bit16bit(CRC16)8nbit，所述自定义基带帧封装方法包括自定义基带帧封装和自定义基带帧解封装。一种基于滑动CRC的自定义基带帧封装方法，其特征在于，在自定义基带帧封装数据发送时采用以下步骤：步骤1)：采用头部CRC计算模块对8bit的并行数据进行头部CRC计算；步骤2)：采用头部CRC添加模块添加头部CRC；步骤3)：采用数据插入插入模块添加信息数据；步骤4)：采用数据位宽转换模块将8bit并行数据转换为4bit并行数据。一种基于滑动CRC的自定义基带帧封装方法，其特征在于，在自定义基带帧解封装数据接收时采用以下步骤：步骤1)：采用数据位宽转换模块将4bit并行数据转换为8bit并行数据；步骤2)：采用滑动CRC帧头同步模块进行滑动CRC帧头部同步，输出帧头标志sof及eof；步骤3)：根据soft通过信息数据提取模块提取信息数据。所述滑动CRC帧头同步模块由1个4字节移位寄存器、并行CRC16计算器1和CRC16计算器2，以及帧头同步判决器构成；所述CRC16计算器1和CRC16计算器2均为8bitCRC16计算器；所述4字节移位寄存器与CRC16计算器1及CRC16计算器2分别连接，CRC16计算器1与CRC16计算器2并行连接后采用重启信号循环重启，CRC16计算器1与CRC16计算器2并行连接至帧头同步判决器。上述技术方案的优点在于：1、本专利技术通过增加4个字节的冗余信息，提高了信息字段的占用率。2、本专利技术采用滑动CRC来实现封装包的同步，能够最大限度的减小冗余信息，减小代码设计难度。附图说明为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术做进一步的详细描述。其中：图1示出了本专利技术中自定义基带帧封装数据发送流程图。图2示出了本专利技术中自定义基带帧解封装数据接收流程图。图3示出了本专利技术中帧头同步判决器的结构示意图。具体实施方式如图1～图3所示，一种基于滑动CRC的自定义基带帧封装方法，其特征在于，所述基带帧封装的封装格式为：头部头部校验信息字段16bit16bit(CRC16)8nbit，所述自定义基带帧封装方法包括自定义基带帧封装和自定义基带帧解封装。一种基于滑动CRC的自定义基带帧封装方法，其特征在于，在自定义基带帧封装数据发送时采用以下步骤：步骤1)：采用头部CRC计算模块对8bit的并行数据进行头部CRC计算；步骤2)：采用头部CRC添加模块添加头部CRC；步骤3)：采用数据插入插入模块添加信息数据；步骤4)：采用数据位宽转换模块将8bit并行数据转换为4bit并行数据。一种基于滑动CRC的自定义基带帧封装方法，其特征在于，在自定义基带帧解封装数据接收时采用以下步骤：步骤1)：采用数据位宽转换模块将4bit并行数据转换为8bit并行数据；步骤2)：采用滑动CRC帧头同步模块进行滑动CRC帧头部同步，输出帧头标志sof及eof；步骤3)：根据soft通过信息数据提取模块提取信息数据。所述滑动CRC帧头同步模块由1个4字节移位寄存器、并行CRC16计算器1和CRC16计算器2，以及帧头同步判决器构成；所述CRC16计算器1和CRC16计算器2均为8bitCRC16计算器；所述4字节移位寄存器与CRC16计算器1及CRC16计算器2分别连接，CRC16计算器1与CRC16计算器2并行连接后采用重启信号循环重启，CRC16计算器1与CRC16计算器2并行连接至帧头同步判决器。与现有技术相比，本专利技术通过增加4个字节的冗余信息，提高了信息字段的占用率；采用滑动CRC来实现封装包的同步，能够最大限度的减小冗余信息，减小代码设计难度。以上所述仅为本专利技术的优选实施例，并不用于限制本专利技术，显然，本领域的技术人员可以对本专利技术进行各种改动和变型而不脱离本专利技术的精神和范围。这样，倘若本专利技术的这些修改和变型属于本专利技术权利要求及其等同技术的范围之内，则本专利技术也意图包含这些改动和变型在内。本文档来自技高网...

【技术保护点】
1.一种基于滑动CRC的自定义基带帧封装方法，其特征在于，所述基带帧封装的封装格

【技术特征摘要】
1.一种基于滑动CRC的自定义基带帧封装方法，其特征在于，所述基带帧封装的封装格式为：头部头部校验信息字段16bit16bit(CRC16)8nbit，所述自定义基带帧封装方法包括自定义基带帧封装和自定义基带帧解封装。2.根据权利要求1所述的基于滑动CRC的自定义基带帧封装方法，其特征在于，在自定义基带帧封装数据发送时采用以下步骤：步骤1)：采用头部CRC计算模块对8bit的并行数据进行头部CRC计算；步骤2)：采用头部CRC添加模块添加头部CRC；步骤3)：采用数据插入插入模块添加信息数据；步骤4)：采用数据位宽转换模块将8bit并行数据转换为4bit并行数据。3.根据权利要求1所述的基于滑动CRC的自定义基带帧封装方法，其特征在于，在自定义基带帧解封装数据接收时采用以下步骤...

【专利技术属性】
技术研发人员：赵明，
申请(专利权)人：四川安迪科技实业有限公司，
类型：发明
国别省市：四川,51