基于高密度存储器的多裸片高阶光交换结构制造技术

本发明专利技术针对现有光交换结构中存储器带宽瓶颈导致交换芯片结构受限的问题，提供一种基于高密度存储器的多裸片高阶光交换结构，由K个完全相同的基于高密度存储器的光交换裸片通过片间互连网络相互连接构成，共包含N个输入/输出端口；每个光交换裸片包括N/K个输入端口，N/K个电/光转换模块，N/K个分离器，存储输入光交换网络，光波导，存储输入缓冲，存储器控制逻辑，片间互连输入输出代理模块，片间输入缓冲，二选一选择器，高密度存储器，存储输出缓冲，存储输出光交换网络，N/K个光/电转换模块，和N/K个输出端口，K、N、k均为整数，1≤k≤K，K≤N。本发明专利技术显著降低了交换结构的复杂度和光器件开销，并进一步扩展了交换结构的阶数。

Multi die high order optical switching fabric based on high density memory

This invention provides a high order optical switching structure based on high density memory based on the bottleneck of memory bandwidth in the existing optical switching structure, which is composed of K identical optical switching bare pieces based on high density memory, which is composed of interconnected networks, including N transmission. Entry / output ports; each optical switched bare piece includes N/K input ports, N/K electric / optical conversion modules, N/K separators, storage input optical switching networks, optical waveguides, storage input buffers, memory control logic, interchip interconnect input and output proxy modules, interchip input slow flushing, two selector selector, high density memory Storage output buffer, storage output optical switching network, N/K optical / electrical conversion module, and N/K output ports, K, N, K are integers, 1 or less K or less K, K less than N. The invention significantly reduces the complexity and optical device overhead of the switching fabric, and further extends the order of the switching fabric.

【技术实现步骤摘要】
基于高密度存储器的多裸片高阶光交换结构
本专利技术属于高性能计算机系统互连网络领域，尤其是对应用到高性能计算机互连分系统中的高阶光交换结构。
技术介绍
随着大数据分析、机器学习、大型商业应用优化等应用在高性能计算机(HighPerformanceComputing，HPC)系统中的运行需求，在HPC系统中构建用于分布式计算核存储资源高效通信的互连网络系统成为当务之急。高性能计算机互连通信需求的增长，对高阶交换芯片的阶数和通信能力提出了更高要求。高阶交换芯片由于可以降低网络直径，同时提供高带宽和丰富的路由路径，已经逐渐替代低阶交换结构，成为HPC系统交换芯片的首选。D.Vantrease等人提出了称为Corona的光交换Crossbar结构[VantreaseD等.Corona:SystemimplicationsofemergingNanophotonictechnology(Corona:新兴纳米硅光技术及其系统实现).ISCA.2008]。如图1所示，Corona结构包含64个网络节点，数据传输网络由256条光波导组成，每条光波导包含64个波长，光信号由位于片外的光源提供，然后通过分离器，光信号被分离到每条光波导，在每个网络节点处，由微环谐振环组成的调制器和探测器负责数据信号的光/电和电/光转换，这一类网络称之为通道引导光网络。64个网络节点均匀分布在交换芯片上，光波导通过S型走线方式通过所有节点，S型光波导包含总共256条光波导，其中每个网络节点包含4条专有读通道，在每个网络节点处，通过一组调制器将电信号调制成光信号，并通过光波导将报文传输至目的节点，在目的节点，再通过一组光微环组成的光探测器将光信号转换成电信号。以Corona为代表的通道引导的光Crossbar互连网络结构中，报文通过由波分多路复用的光波导实现的光网络通道进行点到点的传输。因此，对光网络的控制主要就是为网络通道进行仲裁。如图2所示，根据通道设置的不同，Crossbar光网络结构可以分为三类，分别为单写多读(SingleWriteMultipleRead，SWMR)、多写单读(MultipleWriteSingleRead，MWSR)和多写多读(MultipleWriteMultipleRead，MWMR)。在SWMR结构中，每个输入端口(写端口)拥有专有写通道，其可以向所有的输出端口(读端口)写数据，因此，读端口之间存在通道竞争，此时的通道仲裁即是解决读端口之间的通道竞争；在MWSR结构中，与SWMR相反，仲裁算法需要解决的是写端口的通道竞争。而在MWMR结构中，需要同时解决读端口和写端口的竞争。以Corona为代表的基于Crossbar结构的硅光网络，其网络拓扑规则，实现了网络节点的全互连，具有高带宽，低延迟等特性，成为光互连网络设计的主流。基于Crossbar结构的光互连网络一般采用单写多读或者多写单读的模式进行数据传输。会出现所有的端口争用共享数据总线的情形，因此，光互连网络的仲裁策略成为影响光互连网络性能的瓶颈。以令牌流为代表的多种光互连网络仲裁策略，虽然能够保证光网络的高吞吐率，然而其控制逻辑过于复杂，仲裁逻辑的微小错误，将导致整个网络功能的巨大损失，尤其是面向高阶网络时，仲裁逻辑的复杂度将成指数级增长，这对于下一代高阶交换网络，其可扩展性面临严峻挑战。而且，随着交换网络阶数不断增加，主流的光通道引导的光互连网络结构中，光波导的长度和微环谐振环的数目而快速增长，同时会产生大量的光波导交叉，都使得片上光互连交换网络在功耗和延迟上的固有优势逐步消失，因此，Corona结构的硬件开销和逻辑复杂度很高，在基于Corona结构的硅光高阶交换结构中，交换网络的互连复杂度，以及芯片端口布局等面临进一步扩展的困难。因此，遵循传统的芯片设计思路进行下一代高阶交换网络与交换芯片的设计面临瓶颈。为了克服现有Corona结构随着网络阶数增长导致可扩展性受限、光交换结构仲裁复杂度高的问题，本课题组同日提交了一份专利技术专利申请“基于高密度存储器的单裸片光交换结构”，基于交换结构输入输出端口隔离的思想，通过将MWMR光交换结构拆分成MWSR和SWMR两个光交换结构，实现输入端口和输出端口的分离；同时，向Corona结构的光交换结构中增加存储输入缓冲、存储器控制逻辑、高密度存储器和存储输出缓冲，利用高密度、高读写字宽的新型存储器，实现片上分级光交换，在数据从输入端口经过MWSR光交换网络之后，利用高密度存储器进行数据暂存，并利用存储器控制逻辑，从高密度存储器快速读取，并加载到SWMR光交换网络，从而实现完整的从输入端口到输出端口的数据交换，进而构建了一种以高密度存储器为核心的多端口的光交换裸片。如图3所示基于高密度存储器的单裸片光交换结构，其特征在于，包括N个输入端口，N个电/光转换模块，存储输入光交换网络，存储输入缓冲，存储器控制逻辑，高密度存储器，存储输出缓冲，存储输出光交换网络，N个光/电转换模块，和N个输出端口；N为整数，优选为2的幂次，1≤i≤N，i为整数；N个输入端口，记为第1输入端口IN1、……、第i输入端口INi、……、第N输入端口INN；N个电/光转换模块，记为第1电/光转换模块E/O1、……、第i电/光转换模块E/Oi、……、第N电/光转换模块E/ON；N个光/电转换模块，记为第1光/电转换模块O/E1、……、第i光/电转换模块O/Ei、……、第N光/电转换模块O/EN；N个输出端口，记为第1输出端口OUT1、……、第i输出端口OUTi、……、第N输出端口OUTN；第i输入端口与第i电/光转换模块相连，报文通过第i输入端口进入第i电/光转换模块；第i电/光转换模块分别与第i输入端口、存储输入光交换网络相连；第i电/光转换模块从第i输入端口接收报文，进行电/光转换后将报文由电信号转换成光信号，将报文传输给存储输入光交换网络；存储输入光交换网络分别与第1电/光转换模块、……、第i电/光转换模块、……、第N电/光转换模块、存储输入缓冲相连，从第1电/光转换模块、……、第i电/光转换模块、……、第N电/光转换模块接收报文，从第1电/光转换模块、……、第i电/光转换模块、……、第N电/光转换模块仲裁出第s电/光转换模块，s为整数，1≤s≤N，获得光通道写权限的第s电/光转换模块，将报文传输至存储输入缓冲；存储输入缓冲分别与存储输入光交换网络、存储器控制逻辑、高密度存储器相连；存储输入缓冲从存储输入光交换网络接收并缓存报文，同时，将报文的目的端口号P_dest发送给存储器控制逻辑，接收到从存储器控制逻辑返回的报文写地址W_addr后，将报文写入高密度存储器；存储器控制逻辑分别与存储输入缓冲、高密度存储器相连；存储器控制逻辑是一个软件模块，采用动态输出队列的存储单元组织方式组织高密度存储器的数据存储单元；存储器控制逻辑从存储输入缓冲接收报文的目的端口号P_dest后，为报文分配空闲存储单元，并将空闲存储单元的地址W_addr返回给存储输入缓冲；另一方面，在每个时钟周期，存储器控制逻辑产生一个读地址R_addr传输给高密度存储器；高密度存储器分别与存储器控制逻辑、存储输入缓冲、存储输出缓冲相连；高密度存储器从存储器控制逻辑接收R_a本文档来自技高网...

【技术保护点】
基于高密度存储器的多裸片高阶光交换结构，其特征在于，由K个完全相同的基于高密度存储器的光交换裸片通过片间互连网络相互连接构成；记基于高密度存储器的多裸片高阶光交换结构包含的输入端口和输出端口数为N；K个基于高密度存储器的光交换裸片分别记为第一裸片Die1,……,第k裸片Diek,……,第K裸片DieK；则第一裸片Die1,……,第k裸片Diek,……,第K裸片DieK包含的输入端口和输出端口数均为N/K，K、N、k均为整数，1≤k≤K，K≤N；第k裸片Diek包括N/K个输入端口，N/K个电/光转换模块，N/K个分离器，存储输入光交换网络，光波导，存储输入缓冲，存储器控制逻辑，片间互连输入输出代理模块，片间输入缓冲，二选一选择器，高密度存储器，存储输出缓冲，存储输出光交换网络，N/K个光/电转换模块，和N/K个输出端口；第k裸片中N/K个输入端口的编号为(k‑1)N/K+1到kN/K，分别记为第(k‑1)N/K+1输入端口IN(k‑1)N/K+1、……、第(k‑1)N/K+j输入端口IN(k‑1)N/K+j、……、第kN/K输入端口INkN/K；N/K个电/光转换模块，记为第(k‑1)N/K+1电/光转换模块E/O(k‑1)N/K+1、……、第(k‑1)N/K+j电/光转换模块E/O(k‑1)N/K+j、……、第kN/K电/光转换模块E/OkN/K；N/K个光/电转换模块，记为第(k‑1)N/K+1光/电转换模块O/E(k‑1)N/K+1、……、第(k‑1)N/K+j光/电转换模块O/E(k‑1)N/K+j、……、第kN/K光/电转换模块O/EkN/K；N/K个输出端口，记为第(k‑1)N/K+1输出端口OUT(k‑1)N/K+1、……、第(k‑1)N/K+j输出端口OUT(k‑1)N/K+j、……、第N/K输出端口OUTkN/K；1≤j≤N/K，j为整数；N/K个分离器记为第(k‑1)N/K+1分离器、……、第(k‑1)N/K+j分离器、……、第kN/K分离器；第(k‑1)N/K+j输入端口与第(k‑1)N/K+j电/光转换模块相连，报文通过第(k‑1)N/K+j输入端口进入第(k‑1)N/K+j电/光转换模块；第(k‑1)N/K+j电/光转换模块分别与第(k‑1)N/K+j输入端口、第(k‑1)N/K+j分离器相连；第(k‑1)N/K+j电/光转换模块从第(k‑1)N/K+j输入端口接收报文，进行电/光转换后报文由电信号转换成光信号，将转换成光信号的报文传输给第(k‑1)N/K+j分离器；第(k‑1)N/K+j分离器分别与第(k‑1)N/K+j电/光转换模块O/E(k‑1)N/K+j、光波导、存储输入光交换网络相连，第(k‑1)N/K+j分离器从第(k‑1)N/K+j电/光转换模块O/E(k‑1)N/K+j接收报文，将报文的光信号分离到光波导和存储输入光交换网络中，并根据报文的目的端口号进行交换路径选择：如果报文的目的端口在第k裸片内，则将报文传输给存储输入光交换网络；否则，将报文传输给光波导；存储输入光交换网络分别与第(k‑1)N/K+1分离器、……、第(k‑1)N/K+j分离器、……、第kN/K分离器、存储输入缓冲相连；光输入交换网络从第(k‑1)N/K+1分离器、……、第(k‑1)N/K+j分离器、……、第kN/K分离器接收报文，对第(k‑1)N/K+1分离器、……、第(k‑1)N/K+j分离器、……、第kN/K分离器进行仲裁，获得光通道写权限的分离器，将报文传输至存储输入缓冲；光波导分别与第(k‑1)N/K+1分离器、……、第(k‑1)N/K+j分离器、……、第kN/K分离器和片间互连输入输出代理模块相连，光波导从第(k‑1)N/K+1分离器、……、第(k‑1)N/K+j分离器、……、第kN/K分离器接收报文，将报文传输至片间互连输入输出代理模块；存储输入缓冲分别与存储输入光交换网络、存储器控制逻辑、二选一选择器相连；存储输入缓冲从存储输入光交换网络接收并缓存报文，同时，将报文的目的端口号P_dest发送给存储器控制逻辑，接收到从存储器控制逻辑返回的报文写地址W_addr后，将报文提交给二选一选择器；存储器控制逻辑分别与存储输入缓冲、片间输入缓冲、高密度存储器相连；存储器控制逻辑是一个软件模块，采用动态输出队列的存储单元组织方式组织高密度存储器的数据存储单元；存储器控制逻辑从存储输入缓冲接收报文的目的端口号P_dest，为报文分配空闲存储单元，并将空闲存储单元的地址W_addr返回给存储输入缓冲；存储器控制逻辑从片间输入缓冲接收报文的目的端口号P_dest，为报文分配空闲存储单元，并将空闲存储单元的地址W_addr返回给片间输入缓冲；另一方面，在每个时钟周期，存储器控制逻辑产生一个读地址R_addr传输给高密度存储...

【技术特征摘要】
1.基于高密度存储器的多裸片高阶光交换结构，其特征在于，由K个完全相同的基于高密度存储器的光交换裸片通过片间互连网络相互连接构成；记基于高密度存储器的多裸片高阶光交换结构包含的输入端口和输出端口数为N；K个基于高密度存储器的光交换裸片分别记为第一裸片Die1,……,第k裸片Diek,……,第K裸片DieK；则第一裸片Die1,……,第k裸片Diek,……,第K裸片DieK包含的输入端口和输出端口数均为N/K，K、N、k均为整数，1≤k≤K，K≤N；第k裸片Diek包括N/K个输入端口，N/K个电/光转换模块，N/K个分离器，存储输入光交换网络，光波导，存储输入缓冲，存储器控制逻辑，片间互连输入输出代理模块，片间输入缓冲，二选一选择器，高密度存储器，存储输出缓冲，存储输出光交换网络，N/K个光/电转换模块，和N/K个输出端口；第k裸片中N/K个输入端口的编号为(k-1)N/K+1到kN/K，分别记为第(k-1)N/K+1输入端口IN(k-1)N/K+1、……、第(k-1)N/K+j输入端口IN(k-1)N/K+j、……、第kN/K输入端口INkN/K；N/K个电/光转换模块，记为第(k-1)N/K+1电/光转换模块E/O(k-1)N/K+1、……、第(k-1)N/K+j电/光转换模块E/O(k-1)N/K+j、……、第kN/K电/光转换模块E/OkN/K；N/K个光/电转换模块，记为第(k-1)N/K+1光/电转换模块O/E(k-1)N/K+1、……、第(k-1)N/K+j光/电转换模块O/E(k-1)N/K+j、……、第kN/K光/电转换模块O/EkN/K；N/K个输出端口，记为第(k-1)N/K+1输出端口OUT(k-1)N/K+1、……、第(k-1)N/K+j输出端口OUT(k-1)N/K+j、……、第N/K输出端口OUTkN/K；1≤j≤N/K，j为整数；N/K个分离器记为第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器；第(k-1)N/K+j输入端口与第(k-1)N/K+j电/光转换模块相连，报文通过第(k-1)N/K+j输入端口进入第(k-1)N/K+j电/光转换模块；第(k-1)N/K+j电/光转换模块分别与第(k-1)N/K+j输入端口、第(k-1)N/K+j分离器相连；第(k-1)N/K+j电/光转换模块从第(k-1)N/K+j输入端口接收报文，进行电/光转换后报文由电信号转换成光信号，将转换成光信号的报文传输给第(k-1)N/K+j分离器；第(k-1)N/K+j分离器分别与第(k-1)N/K+j电/光转换模块O/E(k-1)N/K+j、光波导、存储输入光交换网络相连，第(k-1)N/K+j分离器从第(k-1)N/K+j电/光转换模块O/E(k-1)N/K+j接收报文，将报文的光信号分离到光波导和存储输入光交换网络中，并根据报文的目的端口号进行交换路径选择：如果报文的目的端口在第k裸片内，则将报文传输给存储输入光交换网络；否则，将报文传输给光波导；存储输入光交换网络分别与第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器、存储输入缓冲相连；光输入交换网络从第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器接收报文，对第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器进行仲裁，获得光通道写权限的分离器，将报文传输至存储输入缓冲；光波导分别与第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器和片间互连输入输出代理模块相连，光波导从第(k-1)N/K+1分离器、……、第(k-1)N/K+j分离器、……、第kN/K分离器接收报文，将报文传输至片间互连输入输出代理模块；存储输入缓冲分别与存储输入光交换网络、存储器控制逻辑、二选一选择器相连；存储输入缓冲从存储输入光交换网络接收并缓存报文，同时，将报文的目的端口号P_dest发送给存储器控制逻辑，接收到从存储器控制逻辑返回的报文写地址W_addr后，将报文提交给二选一选择器；存储器控制逻辑分别与存储输入缓冲、片间输入缓冲、高密度存储器相连；存储器控制逻辑是一个软件模块，采用动态输出队列的存储单元组织方式组织高密度存储器的数据存储单元；存储器控制逻辑从存储输入缓冲接收报文的目的端口号P_dest，为报文分配空闲存储单元，并将空闲存储单元的地址W_addr返回给存储输入缓冲；存储器控制逻辑从片间输入缓冲接收报文的目的端口号P_dest，为报文分配空闲存储单元，并将空闲存储单元的地址W_addr返回给片间输入缓冲；另一方面，在每个时钟周期，存储器控制逻辑产生一个读地址R_addr传输给高密度存储器；片间互连输入输出代理模块分别与光波导、片间输入缓冲以及第k裸片外部的片间互连网络相连；片间互连输入输出代理模块包含L个输入输出端口，实现不同裸片间的数据高速互连传输，L为整数，输入输出端口数量L根据片间互连网络的具体实现结构而确定；片间互连输入输出代理结构的输入包含两部分，一是从当前裸片的所有输入端口共享的光波导报文输入，二是片间的报文输入，当片间互连输入输出代理模块从光波导接收来自片内输入端口向其他裸片端口发送的报文时，将报文提交给片间互...

【专利技术属性】
技术研发人员：赖明澈，翦杰，肖立权，庞征斌，常俊胜，齐星云，张建民，罗章，董德尊，徐金波，黎渊，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：湖南,43