一种144路数字量输入输出板制造技术

本实用新型专利技术一种144路数字量输入输出板属于测试设备板卡研制技术领域。本实用新型专利技术包括一块电路板和安装在该电路板上的基地址选择电路(1)、ISA总线接口金手指(2)、FPGA可编程逻辑阵列(3)、双向数据缓存器(4)、CN0组合电路(5)、CN1组合电路(6)、CN2组合电路(7)、CN3组合电路(8)、CN4组合电路(9)、CN5组合电路(10)、JTAG接口(11)；JTAG接口(11)的输入端和输出端通过电缆与工控机(12)的并行口连接。板采用了两级译码技术，第一级使用FPGA可编程逻辑阵列，第二极使用6个双2‑4译码器，实现了144位数字量输入或144位数字量输出的片选，该板工作可靠、性价比高，易于调试和维修。

【技术实现步骤摘要】
一种144路数字量输入输出板
本技术是一种144路数字量输入输出板，属于测试设备板卡研制

技术介绍
本技术板卡，使用了VHDL语言编程技术、FPGA可编程逻辑阵列技术、工控机ISA总线技术、VB6.0编程技术。在现有的数字量输出/输入板中，或多或少地存在如下问题：1)数字量信号，不能通过软件，既可设定为输入，也可设定为输入；2)输入、输出路数少；3)价格太高；4)软件控制复杂,调试困难。
技术实现思路
本技术的目的是：提出一种144路数字量输入输出板，每8路为一组，可通过软件，每组既可设定为输入，也可设定为输出。该板工作可靠、性价比高，输入/输出路数多，易于调试和维修。本技术的技术方案：一种144路数字量输入输出板，所述数字量输入输出板应用于工控机(12)上，所述数字量输入输出板包括一块电路板和安装在该电路板上的基地址选择电路(1)、ISA总线接口金手指(2)、FPGA可编程逻辑阵列(3)、双向数据缓存器(4)、CN0组合电路(5)、CN1组合电路(6)、CN2组合电路(7)、CN3组合电路(8)、CN4组合电路(9)、CN5组合电路(10)、JTAG接口(11)；JTAG接口(11)的输入端和输出端通过电缆与工控机(12)的并行口连接，实现工控机(12)对FPGA可编程逻辑阵列(3)的VHDL语言编写的程序下载；FPGA可编程逻辑阵列(3)通过ISA总线与工控机(12)连接，实现工控机的地址译码；双向数据缓存器(4)通过ISA总线接口金手指(2)与工控机(12)连接，实现工控机(12)对以下6个组合电路的输入输出数字量的控制：CN0组合电路(5)、CN1组合电路(6)、CN2组合电路(7)、CN3组合电路(8)、CN4组合电路(9)、CN5组合电路(10)；所述6个组合电路的结构完全相同，均是由地址译码器、数据缓存器、数据锁存器、对外连接插座组成；板卡对外连接插座为6个扁平电缆压接插座，6个插座定义为CN0、CN1、CN2、CN3、CN4、CN5，各自连接了24路输入输出的数字量信号，6个插座共连接了144路数字量输入信号或144路数字量输出信号；144路输入输出的数字量信号，每8路为一组，通过软件，设定为输入或输出。一种144路数字量输入输出板，所述FPGA可编程逻辑阵列采用EPM7032SLC44的可编程芯片。一种144路数字量输入输出板，所述双向数据缓存器采用74HC245的双向数据缓存器。一种144路数字量输入输出板，所述CN0组合电路中的地址译码器采用74HC139的地址译码器。一种144路数字量输入输出板，所述CN0组合电路中的数据缓存器采用74HC244的数据缓存器。一种144路数字量输入输出板，所述CN0组合电路中的数据锁存器采用74HC373的数据锁存器。一种144路数字量输入输出板，所述CN1～CN5组合电路中的芯片型号均与CN0组合电路中的芯片型号相同。本技术具有的优点和有益效果：本板采用了两级译码技术，第一级使用FPGA可编程逻辑阵列，第二极使用6个双2-4译码器，实现了144位数字量输入或144位数字量输出的片选。1)144位数字量输入或144位数字量输出；2)每一路输出的数字量信号、可通过软件进行读取，实现在线自检功能；3)TTL、TCL兼容的数字I/O通道；4)当工作在144路的数字量输出时，每8路为一组，具有独立的输出锁存功能和数字量保持功能；5)当工作在144路的数字量输入时，每8路为一组，具有独立的数字量输入；6)该板工作可靠、性价比高，易于调试和维修；7)基地址为浮动地址,基地址的设置是用户在印制板上的SW1来设定；8)提供用户的自检测软件界面使用VB6.0编程。用户的自检测软件界面美观、大方、实用可靠；9)外接插座使用6个50针扁平电缆压接插座，型号为IDC-50,连接方便。附图说明图1是本技术的电路原理方框图。图2是本技术的DI/DO板布局图。图3是本技术的6个插座分布图。图4是6个IDC-50插座的各插座的信号定义图。图5是数字量输入测试程序自检测界面图。图6是O数字量输出测试程序自检测界面图。图7是数字量输入/输出自测试程序界面图。图8是硬件、软件调试流程图。图9是地址译码器图。图10是基地址为“200H”时，拨码开关SW1的拨位图。图11是用VHDL语言编写的FPGA地址译码原程序图。具体实施方式下面结合图1至图11对本技术做进一步详细说明。在图1中：1是基地址选择电路，2是ISA总线接口金手指，3是FPGA可编程逻辑阵列，4是双向数据缓存器，5是CN0组合电路，6是CN1组合电路，7是CN2组合电路，8是CN3组合电路，9是CN4组合电路，10是CN5组合电路，11是JTAG接口，12是工控机。6个组合电路电路结构完全相同，是由地址译码器、数据缓存器、数据锁存器、对外连接插座组成。板卡对外连接插座为6个50针扁平电缆压接插座，型号为IDC-50，6个插座定义为CN0、CN1、CN2、CN3、CN4、CN5，各自连接了24路输入/输出的数字量信号，6个插座共连接了144路数字量输入信号或144路数字量输出信号。144路输入/输出的数字量信号，每8路为一组，可通过软件，既设定为输入，也可设定为输出。图2的长x宽x厚尺寸为：330x100x1.6(mm)。图3包括6个插座，每个插座的型号为IDC-50，每个插座为50针公头插座,可连接扁平电缆。图5是本技术的工控机VB6.0软件D/I数字量输入测试程序自检测界面图。在图5中，需要人工设定板卡的板卡基地址(16进制)。图6是本技术的工控机VB6.0软件D/O数字量输出测试程序自检测界面图。在图6中，需要人工设定板卡的板卡基地址(16进制)和被检测的槽位号(0,1,2,3,4,5)。计算机在用户选择的槽位上输出高/低电平，从00H到FFH，每间隔2秒钟，逐位加1，直到FFH停止；在图7中，需要人工设定板卡的板卡基地址(16进制)。通过图7，软件可以自动读取板卡的输出数字量信号，如果输入数据文本框与输出文本框数据相同，说明调试通过；如果输出数据和输入数据不同，对应的输出文本框显示红色，说明调试不通过。图8是CN0组合电路、基地址为200H、插座定义为CN0的DI/DO硬件、软件调试流程图。图10基地址为“200H”时，拨码开关SW1的拨位图。一种144路数字量输入输出板，所述数字量输入输出板应用于工控机(12)上，所述数字量输入输出板包括一块电路板和安装在该电路板上的基地址选择电路(1)、ISA总线接口金手指(2)、FPGA可编程逻辑阵列(3)、双向数据缓存器(4)、CN0组合电路(5)、CN1组合电路(6)、CN2组合电路(7)、CN3组合电路(8)、CN4组合电路(9)、CN5组合电路(10)、JTAG接口(11)；JTAG接口(11)的输入端和输出端通过电缆与工控机(12)的并行口连接，实现工控机(12)对FPGA可编程逻辑阵列(3)的VHDL语言编写的程序下载；FPGA可编程逻辑阵列(3)通过ISA总线与工控机(12)连接，实现工控机的地址译码；双向数据缓存器(4)通过ISA总线接口金手指(2)与工控机(12)连接，实现工控机(12)对以本文档来自技高网...

【技术保护点】
一种144路数字量输入输出板，所述数字量输入输出板应用于工控机(12)上，其特征在于，所述数字量输入输出板包括一块电路板和安装在该电路板上的基地址选择电路(1)、ISA总线接口金手指(2)、FPGA可编程逻辑阵列(3)、双向数据缓存器(4)、CN0组合电路(5)、CN1组合电路(6)、CN2组合电路(7)、CN3组合电路(8)、CN4组合电路(9)、CN5组合电路(10)、JTAG接口(11)；JTAG接口(11)的输入端和输出端通过电缆与工控机(12)的并行口连接，实现工控机(12)对FPGA可编程逻辑阵列(3)的VHDL语言编写的程序下载；FPGA可编程逻辑阵列(3)通过ISA总线与工控机(12)连接，实现工控机的地址译码；双向数据缓存器(4)通过ISA总线接口金手指(2)与工控机(12)连接，实现工控机(12)对以下6个组合电路的输入输出数字量的控制：CN0组合电路(5)、CN1组合电路(6)、CN2组合电路(7)、CN3组合电路(8)、CN4组合电路(9)、CN5组合电路(10)；所述6个组合电路的结构完全相同，均是由地址译码器、数据缓存器、数据锁存器、对外连接插座组成；板卡对外连接插座为6个扁平电缆压接插座，6个插座定义为CN0、CN1、CN2、CN3、CN4、CN5，各自连接了24路输入输出的数字量信号，6个插座共连接了144路数字量输入信号或144路数字量输出信号；144路输入输出的数字量信号，每8路为一组，通过软件，设定为输入或输出。...

【技术特征摘要】
1.一种144路数字量输入输出板，所述数字量输入输出板应用于工控机(12)上，其特征在于，所述数字量输入输出板包括一块电路板和安装在该电路板上的基地址选择电路(1)、ISA总线接口金手指(2)、FPGA可编程逻辑阵列(3)、双向数据缓存器(4)、CN0组合电路(5)、CN1组合电路(6)、CN2组合电路(7)、CN3组合电路(8)、CN4组合电路(9)、CN5组合电路(10)、JTAG接口(11)；JTAG接口(11)的输入端和输出端通过电缆与工控机(12)的并行口连接，实现工控机(12)对FPGA可编程逻辑阵列(3)的VHDL语言编写的程序下载；FPGA可编程逻辑阵列(3)通过ISA总线与工控机(12)连接，实现工控机的地址译码；双向数据缓存器(4)通过ISA总线接口金手指(2)与工控机(12)连接，实现工控机(12)对以下6个组合电路的输入输出数字量的控制：CN0组合电路(5)、CN1组合电路(6)、CN2组合电路(7)、CN3组合电路(8)、CN4组合电路(9)、CN5组合电路(10)；所述6个组合电路的结构完全相同，均是由地址译码器、数据缓存器、数据锁存器、对外连接插座组成；板卡对外连接插座为6个扁平电缆...

【专利技术属性】
技术研发人员：兰西照，
申请(专利权)人：西安益翔航电科技有限公司，
类型：新型
国别省市：陕西,61