一种服务器架构及运行方法技术

本发明专利技术适用于服务器领域，提供了一种服务器架构及运行方法，服务器架构包括处理器CPU、北桥芯片、南桥芯片，所述服务器架构还包括基板管理控制器BMC：所述CPU或者所述南桥芯片通过LPC低引脚数目接口与所述BMC的SPI controller串行外设总线控制器相连接；所述BMC的存储介质划分为两个区域，第一区域存储BMC code，第二区域存储BIOS code。本发明专利技术有益效果在于以下两方面，一方面省掉了BIOS存储芯片，降低了硬件成本，有利于服务器架构的高度集成，另一方面扩展了BIOS code传输的模式，增强了服务器架构的智能化程度。

【技术实现步骤摘要】
一种服务器架构及运行方法
本专利技术属于服务器领域，尤其涉及一种服务器架构及运行方法。
技术介绍
服务器，也称伺服器，是提供计算服务的设备。服务器架构的构成包括处理器、硬盘、内存、系统总线、BIOS存储芯片等，和通用的计算机架构类似，但是由于需要提供高可靠的服务，因此在处理能力、稳定性、可靠性、安全性、可扩展性、可管理性等方面要求较高。然而，现有服务器架构无法省掉BIOS存储芯片，硬件成本高且不利于模块的高度集成。其原因在于，服务器架构加载BIOS时，需要从BIOS存储芯片中读取BIOS镜像文件，才能引导系统启动，由此可见，BIOS存储芯片无法省掉，由于服务器架构一定要架设BIOS存储芯片，因此硬件成本高且不利于模块的高度集成。
技术实现思路
本专利技术实施例的目的在于提供一种服务器架构，旨在解决现有服务器架构无法省掉BIOS存储芯片，硬件成本高且不利于模块的高度集成的问题。本专利技术实施例是这样实现的，一种服务器架构，包括处理器CPU、北桥芯片、南桥芯片，所述服务器架构还包括基板管理控制器BMC：所述CPU或者所述南桥芯片通过LPC低引脚数目接口与所述BMC的SPIcontroller串行外设总线控制器相连接；所述BMC的存储介质划分为两个区域，第一区域存储BMCcode，第二区域存储BIOScode。进一步地，在所述服务器架构中，所述BMC的Firmware固件连于所述SPIcontroller。进一步地，在所述服务器架构中，所述CPU或者所述南桥芯片通过所述SPIcontroller连接所述Firmware。进一步地，在所述服务器架构中，所述BMC的存储介质为FlashRom闪存。进一步地，在所述服务器架构中，所述BMC的存储介质为RAM。进一步地，在所述服务器架构中，所述BIOScode为BIOS镜像文件。本专利技术的另一实施例在于提供一种基于上述服务器架构的运行方法，包括：所述BMC将第一区域存储BMCcode的存储地址标记为ROMA地址；将第二区域存储BIOScode的存储地址标记为ROMB地址；其中，所述ROMB地址与所述ROMA地址是不同的地址。在本专利技术中，所述CPU或者所述南桥芯片通过LPC低引脚数目接口与所述BMC的SPIcontroller串行外设总线控制器相连接；所述BMC的存储介质划分为两个区域，第一区域存储BMCcode，第二区域存储BIOScode。由于BMC存有BIOScode，因此解决了现有服务器架构无法省掉BIOS存储芯片，硬件成本高且不利于模块的高度集成的问题。CPU在BMC中获取BIOScode，有益效果在于以下两方面，一方面省掉了BIOS存储芯片，降低了硬件成本，有利于服务器架构的高度集成，另一方面扩展了BIOScode传输的模式，增强了服务器架构的智能化程度。附图说明图1是本专利技术实施例提供的服务器架构的结构框图；图2为本专利技术实施例提供的CPU或者所述南桥芯片与BMC的连接图；图3是本专利技术实施例提供的运行方法的实施流程图；图4本专利技术实施例提供的BMCFlashROM划分ROMA地址和ROMB地址的样例图；图5是本专利技术实施例提供的BMCFlashROM划分ROMA地址和ROMB地址的效果图；图6是本专利技术实施例提供的获取BIOScode的实施流程图；图7是本专利技术实施例提供的修改BIOScode的实施流程图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。还应当理解，在此本专利技术说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本专利技术。如在本专利技术说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本专利技术说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。如在本说明书和所附权利要求书中所使用的那样，术语“倘若”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“倘若确定”或“倘若读取到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。实施例一图1是本专利技术实施例提供的服务器架构的结构框图，详述如下：一种服务器架构，包括处理器CPU、北桥芯片、南桥芯片，所述服务器架构还包括基板管理控制器BMC；所述CPU或者所述南桥芯片通过LPC低引脚数目接口与所述BMC的SPIcontroller串行外设总线控制器相连接；所述BMC的存储介质划分为两个区域，第一区域存储BMCcode，第二区域存储BIOScode。图2为本专利技术实施例提供的CPU或者所述南桥芯片与BMC的连接图，详述如下：其中，所述南桥芯片通过LPC低引脚数目接口、Pcie接口以及USB接口与BMC相连接。Pcie接口为PCIExpress总线接口。其中，所述BMC通过LPC接口，接收区域划分指令；根据预设的划分比例，将存储介质的存储区域划分为两个区域，第一区域存储BMCcode，第二区域存储BIOScode。其中，所述BMC检测是否接收到BIOS更新指令；倘若所述BMC收到所述BIOS更新指令，则在存储介质中更新第二区域的BIOScode。在本专利技术实施例中，CPU在BMC中获取BIOScode，有益效果在于以下两方面，一方面省掉了BIOS存储芯片，降低了硬件成本，有利于服务器架构的高度集成，另一方面扩展了BIOScode传输的模式，增强了服务器架构的智能化程度。实施例二图3是本专利技术实施例提供的运行方法的实施流程图，详述如下：S301，所述BMC将第一区域存储BMCcode的存储地址标记为ROMA地址；S302，将第二区域存储BIOScode的存储地址标记为ROMB地址；其中，所述ROMB地址与所述ROMA地址是不同的地址。图4本专利技术实施例提供的BMCFlashROM划分ROMA地址和ROMB地址的样例图。CPU或者southbridge南桥，通过LPC与BMC的SPIcontroller连接，BMC的Firmware挂在SPIcontroller下面。在Rommap中，将Firmware存储BMCcode的存储地址标记为ROMA地址，Firmware存储BIOScode的存储地址标记为ROMA地址。在本专利技术实施例中，CPU在BMC中获取BIOScode，有益效果在于以下两方面，一方面省掉了BIOS存储芯片，降低了硬件成本，有利于服务器架构的高度集成，另一方面扩展了BIOScode传输的模式，增强了服务器架构的智能化程度。实施例三图5是本专利技术实施例提供的BMCFlashROM划分ROMA地址和ROMB地址的效果图，详述如下：在图5中，把32MB的BMCrom分成两个区域，0-本文档来自技高网...

【技术保护点】
一种服务器架构，包括处理器CPU、北桥芯片、南桥芯片，其特征在于，所述服务器架构还包括基板管理控制器BMC：所述CPU或者所述南桥芯片通过LPC低引脚数目接口与所述BMC的SPI controller串行外设总线控制器相连接；所述BMC的存储介质划分为两个区域，第一区域存储BMC code，第二区域存储BIOS code。

【技术特征摘要】
1.一种服务器架构，包括处理器CPU、北桥芯片、南桥芯片，其特征在于，所述服务器架构还包括基板管理控制器BMC：所述CPU或者所述南桥芯片通过LPC低引脚数目接口与所述BMC的SPIcontroller串行外设总线控制器相连接；所述BMC的存储介质划分为两个区域，第一区域存储BMCcode，第二区域存储BIOScode。2.如权利要求1所述的服务器架构，其特征在于，所述BMC的Firmware固件连于所述SPIcontroller。3.如权利要求2所述的服务器架构，其特征在于，所述CPU或者所述南桥芯片通过所述SPIcontroller连接所述Firmware。4.如权利要求1所述的服务器架构，其特征在于，所述BMC的存储介质为FlashRom闪存。5.如权利要求1所述的服务器架构，其特征在于，所述BMC的存储介质为非易失RAM存储器。6.如权利要求1所述的服务器架构，其特征在于，所述BIOScode为BIOS镜像文件。7.一种基于权利要求1所述服务器架构的运行方法，其特征在...

【专利技术属性】
技术研发人员：张伟进，杨再松，王飞舟，石明，林俊，
申请(专利权)人：深圳中电长城信息安全系统有限公司，
类型：发明
国别省市：广东,44