一种像素电路及其驱动方法、显示装置制造方法及图纸

本申请公开了一种像素电路及其驱动方法、显示装置，包括发光二极管、存储电容、驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管。在像素电路的补偿阶段，驱动晶体管的栅极与源极连接，形成从存储电容的第二端流经驱动晶体管、第三开关晶体管、第四开关晶体管至初始电压信号线，使驱动晶体管的栅极和漏极的电压相同，驱动晶体管的源极电压与存储电容的第二端的电压一致，而存储电容的第二端电压包含驱动晶体管阈值电压，从而使驱动晶体管的栅源电压内包含阈值电压，进而在像素电路的发光阶段，流经发光二极管的电流与驱动晶体管阈值电压无关，从而实现对驱动晶体管阈值电压的补偿。

【技术实现步骤摘要】
一种像素电路及其驱动方法、显示装置
本申请涉及显示
，尤其涉及一种像素电路及其驱动方法、显示装置。
技术介绍
主动矩阵有机发光显示装置(AMOLED)驱动有机发光二极管。主动矩阵有机显示装置包括布置在扫描线和数据线之间的交叉处的多个像素。另外，每个像素包括有机发光二极管和用于驱动有机发光二极管的像素电路。像素电路通常由多个开关晶体管、驱动晶体管和存储电容器组成。由于晶体管工艺制成的均匀性等问题，导致晶体管的阈值电压不均匀，从而影响面板的显示效果。而且，随着AMOLED面板尺寸变大，电源走线压降问题变得尤为严重，进而影响显示面板的显示效果。
技术实现思路
本申请实施例提供一种像素电路及其驱动方法、显示装置，用于解决现有技术中由于晶体管工艺制成的均匀性等问题，导致晶体管的阈值电压不均匀的问题。本申请实施例采用下述技术方案：第一方面，本申请提供了一种像素电路，所述像素电路包括：发光二极管、存储电容、驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管，其中，所述驱动晶体管的源极分别与所述第一开关晶体管的漏极及所述存储电容的第二端连接，所述第一开关晶体管的源极与第一电源连接；所述驱动晶体管的栅极分别与所述第二开关晶体管的漏极及所述第三开关晶体管的源极连接，所述第二开关晶体管的源极分别与所述存储电容的第一端及所述第五开关晶体管的源极连接，所述第五开关晶体管的漏极与数据线连接；所述驱动晶体管的漏极分别与所述第三开关晶体管的漏极、所述第四开关晶体管的源极及所述第六开关晶体管的源极连接，所述第四开关晶体管的漏极与初始电压信号线连接；所述第六开关晶体管的漏极与所述发光二极管连接，所述发光二极管与第二电源连接。进一步的，所述初始电压信号的电压低于所述第二电源的电压。进一步的，所述第一电源，用于为所述驱动晶体管提供电源电压；所述发光二极管发光时电流流入所述第二电源。进一步的，所述初始电压信号线提供初始电压信号，所述初始电压信号为负电压，用于对所述驱动晶体管的栅极和漏极、所述发光二极管的阳极进行初始化。进一步的，所述第一开关晶体管的栅极、所述第二开关晶体管的栅极及所述第六开关晶体管的栅极与第一扫描线连接，所述第一扫描线提供的第一扫描信号控制所述第一开关晶体管、所述第二开关晶体管及所述第六开关晶体管处于导通状态时，所述发光二极管发光；所述第三开关晶体管的栅极与第二扫描线连接，所述第二扫描线提供的第二扫描信号控制所述第三开关晶体管处于导通状态时，对所述驱动晶体管的阈值电压进行补偿；所述第四开关晶体管的栅极及所述第五开关晶体管的栅极与第三扫描线连接，所述第三扫描线提供的第三扫描信号控制所述第四开关晶体管及所述第五开关晶体管处于导通状态时，对所述驱动晶体管的栅极和漏极、所述发光二极管的阳极进行初始化。进一步的，所述驱动晶体管、所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管、所述第五开关晶体管及所述第六开关晶体管为PMOS晶体管。进一步的，所述数据线提供数据电压信号，所述数据电压信号通过所述第五开关晶体管向所述存储电容的第一端施加电压，所述驱动晶体管的栅极与漏极的电压相同为Vinit，所述存储电容的第二端进行放电至电压Vinit+|Vth|，实现对所述驱动晶体管阈值电压的补偿，其中，Vinit为所述初始电压，Vth为所述驱动晶体管的阈值电压。进一步的，在所述第一电源向所述驱动晶体管的源极施加电源电压，所述驱动晶体管的漏极和栅极的电压相同为Vinit，所述驱动晶体管的源极的电压下降至Vinit+|Vth|，实现对所述驱动晶体管的阈值电压的补偿，其中，Vinit为所述初始电压，Vth为所述驱动晶体管的阈值电压。第二方面，本申请提供了一种该像素电路的驱动方法，包括：第一阶段，第一扫描信号控制所述第一开关晶体管、所述第二开关晶体管及所述第六开关晶体管处于导通状态，第二扫描信号控制所述第三开关晶体管处于截止状态，第三扫描信号控制所述第四开关晶体管及所述第五开关晶体管处于导通状态，初始电压信号对所述第一薄膜晶体管的栅极和漏极、发光二极管的阳极进行初始化；第二阶段，第一扫描信号控制所述第一开关晶体管、所述第二开关晶体管及所述第六开关晶体管处于截止状态，第二扫描信号控制所述第三开关晶体管处于导通状态，第三扫描信号控制所述第四开关晶体管及所述第五开关晶体管处于导通状态，对所述驱动膜晶体管的阈值电压进行补偿；第三阶段，第一扫描信号控制所述第一开关晶体管、所述第二开关晶体管及所述第六开关晶体管处于导通状态，第二扫描信号控制所述第三开关晶体管处于截止状态，第三扫描信号控制所述第四开关晶体管及所述第五开关晶体管处于截止状态，电流流入所述发光二极管，所述发光二极管发光。进一步的，在所述第二阶段，所述驱动晶体管的源极电压为Vinit+|Vth|，所述驱动晶体管的栅极电压为Vinit，实现对所述驱动晶体管的阈值电压的补偿，其中，Vinit为所述初始电压，Vth为所述驱动晶体管的阈值电压。进一步的，在所述第三阶段，所述存储电容的第二端电压为Vdd，所述存储电容的第一端电压为Va＝Vdata+Vdd-|Vth|-Vinit，流经所述驱动晶体管的电流Ids为β/2(Vgs-Vth)2＝β/2(Vdd-Vdata-Vdd-|Vth|+Vinit+|Vth|)2＝β/2(Vinit-Vdata)2，实现对所述驱动晶体管的阈值电压的补偿和所述第一电源的压降的补偿；其中，Vdata为所述数据电压，Vdd为第一电源的电压，Vinit为所述初始电压，Vth为所述驱动晶体管的阈值电压，Vgs为所述存储电容的第二端与所述驱动晶体管的栅极之间压差，β为常数。第三方面，本申请提供了一种显示装置，该装置包括：上述所述的像素电路。本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：本申请实施例提供的像素电路，在像素电路的补偿阶段，驱动晶体管的栅极与源极连接，形成从存储电容的第二端流经驱动晶体管、第三开关晶体管、第四开关晶体管至初始电压信号线，使得驱动晶体管的栅极和漏极的电压相同，驱动晶体管的源极电压与存储电容的第二端的电压一致，而存储电容的第二端的电压包含驱动晶体管的阈值电压，从而使驱动晶体管的栅源电压内包含驱动晶体管的阈值电压，进而使得在像素电路的发光阶段，流经发光二极管的电流与驱动晶体管的阈值电压无关，从而实现对驱动晶体管阈值电压的补偿。另外，在像素电路的发光阶段，流经发光二极管的电流与施加在驱动晶体管的源极的第一电源的电压无关，从而实现了第一电源的压降的补偿。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1为本申请实施例提供的一种像素电路的结构示意图；图2为本申请实施例提供的一种像素电路的驱动方法的时序图。具体实施方式为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所本文档来自技高网...

【技术保护点】
一种像素电路，其特征在于，包括：发光二极管、存储电容、驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管，其中，所述驱动晶体管的源极分别与所述第一开关晶体管的漏极及所述存储电容的第二端连接，所述第一开关晶体管的源极与第一电源连接；所述驱动晶体管的栅极分别与所述第二开关晶体管的漏极及所述第三开关晶体管的源极连接，所述第二开关晶体管的源极分别与所述存储电容的第一端及所述第五开关晶体管的源极连接，所述第五开关晶体管的漏极与数据线连接；所述驱动晶体管的漏极分别与所述第三开关晶体管的漏极、所述第四开关晶体管的源极及所述第六开关晶体管的源极连接，所述第四开关晶体管的漏极与初始电压信号线连接；所述第六开关晶体管的漏极与所述发光二极管连接，所述发光二极管与第二电源连接。

【技术特征摘要】
1.一种像素电路，其特征在于，包括：发光二极管、存储电容、驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管，其中，所述驱动晶体管的源极分别与所述第一开关晶体管的漏极及所述存储电容的第二端连接，所述第一开关晶体管的源极与第一电源连接；所述驱动晶体管的栅极分别与所述第二开关晶体管的漏极及所述第三开关晶体管的源极连接，所述第二开关晶体管的源极分别与所述存储电容的第一端及所述第五开关晶体管的源极连接，所述第五开关晶体管的漏极与数据线连接；所述驱动晶体管的漏极分别与所述第三开关晶体管的漏极、所述第四开关晶体管的源极及所述第六开关晶体管的源极连接，所述第四开关晶体管的漏极与初始电压信号线连接；所述第六开关晶体管的漏极与所述发光二极管连接，所述发光二极管与第二电源连接。2.根据权利要求1所述的像素电路，其特征在于，所述初始电压信号线提供初始电压信号，所述初始电压信号为负电压，用于对所述驱动晶体管的栅极和漏极、所述发光二极管的阳极进行初始化。3.根据权利要求2所述的像素电路，其特征在于，所述初始电压信号的电压低于所述第二电源的电压。4.根据权利要求2所述的像素电路，其特征在于，所述第一开关晶体管的栅极、所述第二开关晶体管的栅极及所述第六开关晶体管的栅极与第一扫描线连接，所述第一扫描线提供的第一扫描信号控制所述第一开关晶体管、所述第二开关晶体管及所述第六开关晶体管处于导通状态时，所述发光二极管发光；所述第三开关晶体管的栅极与第二扫描线连接，所述第二扫描线提供的第二扫描信号控制所述第三开关晶体管处于导通状态时，对所述驱动晶体管的阈值电压进行补偿；所述第四开关晶体管的栅极及所述第五开关晶体管的栅极与第三扫描线连接，所述第三扫描线提供的第三扫描信号控制所述第四开关晶体管及所述第五开关晶体管处于导通状态时，对所述驱动晶体管的栅极和漏极、所述发光二极管的阳极进行初始化。5.根据权利要求1～4中任一项所述的像素电路，其特征在于，所述数据线提供数据电压信号，所述数据电压信号通过所述第五开关晶体管向所述存储电容的第一端施加电压，所述驱动晶体管的栅极与漏极的电压相同为Vinit，所述存储电容的第二端进行放电至电压Vinit+|Vth|，实现对所述驱动晶体管阈值电压的补偿，其中，Vinit为所述初始电压，Vth为所述驱动晶体管的阈值电压。6.根据权利要求1～4中任一项所述的像素电路，其特征在于，在所述第一电源向...

【专利技术属性】
技术研发人员：张九占，胡思明，韩珍珍，朱晖，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：江苏,32