COF用挠性电路板制造技术

技术编号:17995643 阅读:402 留言:0更新日期:2018-05-19 12:43
本实用新型专利技术涉及COF用挠性电路板。具体而言,公开了一种COF用挠性电路板,其附接有集成电路芯片,该COF用挠性电路板包括有机高分子薄膜基材以及结合在有机高分子薄膜基材上的导体层。导体层包括通过离子注入方法注入到基材的表面以内一定深度范围的离子注入层,以及沉积在离子注入层上的等离子体沉积层,其中,离子注入层的注入材料与基材形成掺杂结构以在基材的表面下方形成多个基桩。该COF用挠性电路板能够透过绝缘基材来识别集成电路芯片的配线,同时导体层和绝缘基材之间的结合力高并且耐离子迁移性优异,而且该COF用挠性电路板还可以进行30微米以下线距的微细线路加工。此外,本实用新型专利技术还公开了一种COF显示模组,其包括根据本实用新型专利技术的COF用挠性电路板。

【技术实现步骤摘要】
COF用挠性电路板
本专利技术属于半导体
,具体地涉及挠性电路板(FPC),且尤其是采用芯片软膜(COF)构装技术的挠性电路板,也即COF用挠性电路板。
技术介绍
随着集成电路(IntegratedCircuit,IC)技术的不断发展,电子产品越来越向小型化、智能化以及高可靠性方向发展,而集成电路封装直接影响着集成电路、电子模块乃至整机性能。在集成电路芯片尺寸逐步缩小、集成度不断提高的情况下,电子工业对集成电路封装结构提出了越来越高的要求。在早期的TAB(TapeAutomatedBonding,带自动接合)载带技术中,采用的是先将驱动芯片以镀金或镀锡铅的凸块(Bump)反扣接合在载带的内引脚上,经自动测试后,再将载带的外引脚接合在电路板(PCB)的焊垫上。这样,TAB技术实现以载带为中间载体而将驱动芯片直接组装在PCB上。然而,对于TAB技术而言,当载带内引脚与驱动芯片接合时,接脚因下方无聚酰亚胺(PI)膜支撑而呈悬空状态。结果,接脚强度较弱,并且当间距过小时,接脚强度会不足,从而无法满足当前芯片细间距的发展趋势。当前,为了以更小空间进行更高密度的安装,开发出COF构装技术。COF为(ChiponFlex)或(ChiponFilm)的缩写,其中文名称为芯片软膜构装技术,也称为柔性封装基板,是将驱动芯片直接搭载在软膜载带上。对于一个完整的COF显示模组,通常是由驱动芯片、液晶面板、PCB电路板、其它被动元件(如电阻、电容等)、挠性电路板(FPC)、各向异性导电胶膜(ACF)等构成。其中,挠性电路板的一端与液晶面板连接,而另一端与PCB电路板连接。继而,通过热压合将驱动芯片上的芯片凸块与挠性电路板上的内引脚进行邦定接合(Bonding),达到显示模组构装的高密度、轻重量、小体积、自由弯曲的安装目的。COF除了尺寸缩小、更薄、更轻的优点外,还可在挠性电路板上进行区域性回流焊,从而具有可增加被动元件以及弯折强度高等的优点。COF由于在驱动芯片接合接脚下具有PI膜支撑,因而不存在TAB接脚问题的困扰。而且,COF可实现高解析度或线距细微化,从而能够满足芯片I/O端间距日渐减小和可靠性的需要。此外,由于主要驱动芯片或多芯片(Multi-Chip)以及被动元件可直接安装在挠性电路板上,故可节省PCB或FPC的空间及厚度,也可以节省用料成本。然而,对于COF用挠性电路板,当前主要存在两种类型:也即,采用溅射法通过在PI膜等绝缘膜上溅射镍等层后进行镀铜制得的COF用FPC;以及采用涂布法在铜箔上层合PI膜的流延型COF用FPC和介由热塑性树脂、热固性树脂等将绝缘膜热压接在铜箔上的热压接型COF用FPC。对于前者,由于PI膜是比较透明的,故IC芯片搭载时的位置配合容易,但存在FPC的导体层和绝缘层之间的粘接力弱,且耐电迁移性差的问题;而对于后者,虽然在某种程度上消除了FPC的导体层和绝缘层之间的结合力问题,但对于例如采用蚀刻将铜箔除去的区域,铜箔的粗糙度(表面粗糙度)转印到绝缘层侧,由此存在绝缘层的表面散射光,不能透过绝缘层识别铜图案的问题。而且,受限于铜箔的厚度,现有的COF用挠性电路板无法满足线距在30微米以下的超细线路加工的要求。通常,COF显示模组制造流程包括制造挠性覆铜板(FlexibleCopperCladLaminate,简称为FCCL)基板、精细线路COF挠性电路板的制造(包括涂覆阻焊层、焊盘“化学沉镍金”等)、IC芯片安装、被动元件焊接回流焊、LCD面板安装等步骤。其中,最关键且难度大的两个步骤为FCCL基板、精细线路COF挠性电路板的制造。在基材表面上覆有铜层的挠性覆铜板是最常用的一种挠性基板,其具有可弯折、柔韧性好的特点,广泛地应用于带有曲面的便携式电子设备以及各种可穿戴设备的工业生产中。传统的挠性基板以“聚酰亚胺(PI)膜基材/粘接剂/铜箔”三层结构的“有胶FCCL”为主。其中,粘接剂是以B阶段改性环氧或丙烯酸为主。然而,注意的是,此种粘接剂存在耐热性不佳(温度限制在100-120℃)、尺寸稳定性较差(大于万分之二十)、具有卤素阻燃剂、容易离子迁移、耐药性差的不足,使得“有胶FCCL”基板的应用受到限制。当前,COF电路板基板全都采用“无胶型”。对于无胶FCCL基板的制造,存在以下方法:1.热压法和涂覆法:热压法是当一种热塑性TPI(Thermoplasticpolyimide)在温度为300℃以上时进行压合,借压力产生熔融现象而与铜箔表面粘接。其中,TPI先被涂覆在一层刚性PI膜上,然后再与铜箔压合而成FCCL基板。相比而言,涂覆法则是先将PI的前驱体溶液连续涂覆于铜箔上,然后再以连续式高温烘烤而将其转化成具有高性能的PI覆铜膜。这两种方法都需用到铜箔。然而,当铜箔厚度小于12μm时,在热压法和涂覆法过程中FCCL基板都容易起皱,从而无法满足COF精细线路电路板的9μm以下铜箔厚度的设计要求。2.溅射法:在真空环境下,采用高能电子或粒子轰击、撞击金属靶材,使靶材喷溅金属原子颗粒,沉积在PI膜上;溅射在PI膜上形成一层金属层;最后再电镀使铜层增加到所需厚度。该方法虽然满足了COF薄铜的设计要求,但由于本身金属靶材离子轰击PI膜的能量较低,难以克服基板铜剥离强度小、易剥离和表面针孔过多等问题。因此,溅射法难以在市场上广泛应用。目前,以上各种满足COF的无胶FCCL基本都是单层覆铜设计。尽管单层COF电路板材料成本较低,但精细线路间距易受限制,容易翘曲,因而合格率和封装可靠性较差。相比而言,双层COF电路板可以使芯片封装达到更高解析度,但其需要两层COF覆铜,因而材料成本高。尽管双层COF在快速换型、在异形切割、合格率、封装可靠性等方面较好,但其需要更多邦定设备。
技术实现思路
为解决以上问题,本专利技术提供一种使用离子注入法制得的COF用挠性电路板,其包括导体层和由绝缘基材构成的绝缘层。该挠性电路板能够透过绝缘层来识别IC芯片的配线,同时导体层和绝缘层之间的结合力高并且耐离子迁移性优异。此外,该COF用挠性电路板还可以进行30微米以下线距的微细线路加工。根据本专利技术,通过设定制得的导体层的厚度,优选地由于离子注入技术,可确保导体层和绝缘基材之间的结合面的表面粗糙度RZ为0.5微米以下而导体层的另一个不与绝缘基材结合的面的表面粗糙度RZ也为0.5微米以下。更优选地,通过控制离子注入、沉积过程的参数,可使制得的导体层和绝缘基材之间的结合力达到0.8N/mm以上。在一个方面,本专利技术提供一种COF用挠性电路板,其附接有一个或多个集成电路芯片,该COF用挠性电路板包括由绝缘材料构成的基材和结合在基材上的导体层。导体层包括通过离子注入方法注入到基材的表面以内一定深度范围的离子注入层,以及沉积在离子注入层上的等离子体沉积层。其中,离子注入层的注入材料与基材形成掺杂结构以在基材的表面下方形成多个基桩。在一个实施例中,离子注入层通过采用金属蒸汽真空电弧离子源对基材进行离子注入来形成。优选地,离子注入层和基材的结合面具有RZ值为大约0.02微米的表面粗糙度。离子注入层在基材的表面下方的深度受控于离子注入过程中的相关参数,例如注入电流、注入电压,以及注入剂量等。在一个实施例中,在采用离子注入方法进行离子注入的本文档来自技高网
...
COF用挠性电路板

【技术保护点】
一种COF用挠性电路板,其附接有一个或多个集成电路芯片,所述COF用挠性电路板包括:由绝缘材料构成的基材;和结合在所述基材上的导体层;其中,所述导体层包括通过离子注入方法注入到所述基材的表面以内一定深度范围的离子注入层,以及沉积在所述离子注入层上的等离子体沉积层;以及其中,所述离子注入层的注入材料与所述基材形成掺杂结构。

【技术特征摘要】
1.一种COF用挠性电路板,其附接有一个或多个集成电路芯片,所述COF用挠性电路板包括:由绝缘材料构成的基材;和结合在所述基材上的导体层;其中,所述导体层包括通过离子注入方法注入到所述基材的表面以内一定深度范围的离子注入层,以及沉积在所述离子注入层上的等离子体沉积层;以及其中,所述离子注入层的注入材料与所述基材形成掺杂结构。2.根据权利要求1所述的COF用挠性电路板,其特征在于,所述离子注入层通过采用金属蒸汽真空电弧离子源对所述基材进行离子注入来形成。3.根据权利要求1所述的COF用挠性电路板,其特征在于,所述等离子体沉积层通过采用真空阴极弧磁过滤等离子体沉积方式对所述基材进行等离子体沉积以形成在所述离子注入层上。4.根据权利要求1所述的COF用挠性电路板,其特征在于,所述等离子体沉积层包括多层,并且其中,与所述离子注入层相连的第一等离子体沉积层与所述离子注入层的材料一致。5.根据权利要求4所述的COF用挠性电路板,其特征在于,所述离子注入层为Ni离子注入层,以及与所述Ni离子注入层相连的一层等离子体沉积层为Ni等离子体沉积层,而在所述Ni等离子体沉积层上且与所述Ni离子注入层相反的一侧为Cu等离子体沉积层。6.根据权利要求4所述的COF用挠性电路板,其特征在于,所述离子注入层为Ni-Cr合金离子注入层,以及与所述Ni-Cr合金离子注入层相连的一层等离子体沉积层为Ni-Cr合金等离子体沉积层,而在所述Ni-Cr合金等离子体沉积层上且与所述Ni-Cr合金离子注入层相反的一侧为Cu等离子体沉积层。7.根据权利要求1所述的COF用挠性电路板,其特征在于,所述等离子体沉积层包括与所述离子注入层相连的第一等离子体沉积层以及远离所述离子注入层的第二等离子体沉积层。8.根据权利要求7所述的COF用挠性电路板,其特征在于,所述第一等离子体沉积层的厚度为0-50纳米,以及所述第二等离子体沉积层的厚度为0-150纳米。9.根据权利要求7所述的COF用挠性电路板,其特征在于,所述第一等离子体沉积层和所述第二等离子体沉积层的界面处形成有厚度为5-50纳米的合金层。10.根据权利要求1所述的COF用挠性电路板,其特征在于,所述导体层还包括金属加厚层,所述金属加厚层镀覆在所述等离子体沉积层上。11.根据权利要求10所述的COF用挠性电路板,其特征在于,所述金属加厚层具有0.1-100μm的厚度,并且由Al、Mn、Fe、Ti、Cr、Co、Ni、Cu...

【专利技术属性】
技术研发人员:张志强张金强宋红林张晓峰
申请(专利权)人:珠海市创元电子材料有限公司
类型:新型
国别省市:广东,44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1