半导体装置的制造方法制造方法及图纸

一种进行在半导体层(11)的厚度方向上形成沟槽(20)的沟槽蚀刻、形成隔着沟槽而彼此的侧壁(16a，18a)相对置的第一图案部(16)及第二图案部(18)这两个图案部的半导体装置的制造方法，沟槽蚀刻中，在半导体层的表面形成保护膜(4)并且将半导体层蚀刻而除去，在沟槽蚀刻中，以做成使第一图案部和第二图案部成为相同电位或相同温度的构造的方式进行沟槽蚀刻。

Manufacturing methods of semiconductor devices

A method for making a groove etching the groove (20) in the thickness direction of the semiconductor layer (11), forming a semiconductor device that is separated by a groove while the side wall of each other (16a, 18a) is relative to the first pattern part (16) and the two pattern part (18) of the two pattern parts. In the groove etching, a protective film (4) is formed on the surface of the semiconductor layer. And etching the semiconductor layer, in groove etching, to make the first pattern and the second pattern part of the same potential or the same temperature of the structure of the groove etching.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置的制造方法本申请基于2015年9月30日申请的日本专利申请第2015－194499号和2015年11月27日申请的日本专利申请第2015－232037号，这里通过参照而包含它们的记载内容。
本公开涉及在半导体层形成隔着沟槽划分出的第一图案部及第二图案部的半导体装置的制造方法。
技术介绍
以往，作为这种制造方法，提出了进行在半导体层的厚度方向上形成沟槽的沟槽蚀刻、形成隔着沟槽而彼此的侧壁对置的第一图案部及第二图案部的方法。在日本特开2006－220672号公报中，例示了加速度传感器及其制造方法。该加速度传感器中，将第一图案部及第二图案部的一方作为可动电极，将另一方作为固定电极。该情况下的沟槽蚀刻中，在半导体层的表面及侧壁形成保护膜，并且将半导体层蚀刻而除去。
技术实现思路
在上述那样的沟槽蚀刻中，两图案部间的侧壁变粗糙。本公开提供能够改善这样的侧壁的粗糙等的半导体装置的制造方法。(第一观点)例如，在上述那样的沟槽蚀刻中，通过等离子体等，第一图案部及第二图案部这两图案部带电。此时，由于该两图案部间的形状等的差，在两图案部间产生电位差。在沟槽蚀刻中，当产生这样的两图案部间的电位差，则本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，是进行在半导体层(11)的厚度方向上形成沟槽(20)的沟槽蚀刻、形成彼此的侧壁(16a，18a；P3a，P4a；131，141)隔着上述沟槽而对置的第一图案部(16；P3；30)及第二图案部(18；P4；40)这两个图案部的半导体装置的制造方法，其特征在于，上述沟槽蚀刻中，在上述半导体层的表面形成保护膜(4)，并将上述半导体层蚀刻而除去，上述沟槽蚀刻中，以做成使上述第一图案部和上述第二图案部成为相同电位或相同温度的构造的方式，进行上述沟槽蚀刻。

【技术特征摘要】
【国外来华专利技术】2015.09.30 JP 2015-194499;2015.11.27 JP 2015-232031.一种半导体装置的制造方法，是进行在半导体层(11)的厚度方向上形成沟槽(20)的沟槽蚀刻、形成彼此的侧壁(16a，18a；P3a，P4a；131，141)隔着上述沟槽而对置的第一图案部(16；P3；30)及第二图案部(18；P4；40)这两个图案部的半导体装置的制造方法，其特征在于，上述沟槽蚀刻中，在上述半导体层的表面形成保护膜(4)，并将上述半导体层蚀刻而除去，上述沟槽蚀刻中，以做成使上述第一图案部和上述第二图案部成为相同电位或相同温度的构造的方式，进行上述沟槽蚀刻。2.如权利要求1记载的半导体装置的制造方法，其特征在于，在上述沟槽形成后，以使上述第一图案部和上述第二图案部成为通过作为上述半导体层中的该两图案部以外的部位的连结部(29)相连的状态的方式，进行上述沟槽蚀刻，从而在上述沟槽蚀刻中使上述第一图案部和上述第二图案部成为相同电位的状态。3.如权利要求2记载的半导体装置的制造方法，其特征在于，在上述沟槽蚀刻中，采用将上述半导体层中的与上述沟槽蚀刻的开始侧的面相反侧的面隔着绝缘膜(13)而与支承基板(12)相接合而得到的半导体基板(10)，在上述半导体基板中，在上述半导体层的与上述沟槽形成部分对应的部分，通过在上述半导体层的上述支承基板侧的面、或者上述支承基板的上述半导体层侧的面形成凹部(30)，从而上述半导体层与上述支承基板分离。4.如权利要求1或2记载的半导体装置的制造方法，其特征在于，上述沟槽蚀刻中，以使上述第一图案部和上述第二图案部在上述沟槽形成后相互在电气上独立的方式，形成上述第一图案部和上述第二图案部，以做成使上述第一图案部的上述沟槽蚀刻开始侧的面(11a；32)及上述侧壁的合计面积、与上述第二图案部的上述沟槽蚀刻开始侧的面(11a；42)及上述侧壁的合计面积成为相同面积的构造的方式，进行上述沟槽蚀刻。5.如权利要求2记载的半导体装置的制造方法，其特征在于，上述沟槽蚀刻中，以使上述第一图案部和上述第二图案部在上述沟槽形成后在电气上相互独立的方式，形成上述第一图案部和上述第二图案部，构成上述第一图案部(P3)的上述半导体层的部分以及构成上述第二图案部(P4)的上述半导体层都被设为在上...

【专利技术属性】
技术研发人员：小川晃，野田理崇，吉冈彻雄，清水悠平，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本,JP