A method, system and apparatus for operation of dual nonvolatile memory devices are disclosed. In an embodiment, by controlling the current and voltage of the terminals applied to the nonvolatile memory device, a pair of non-volatile memory devices in series coupled in series can be placed in a complementary memory state in the writing operation.
【技术实现步骤摘要】
【国外来华专利技术】用于互补非易失性存储器设备操作的方法、系统和设备
公开了利用存储器设备的技术。
技术介绍
非易失性存储器是这样一类存储器:其中存储单元或元件在供应给设备的电力被移除后不会失去其状态。例如,最早的计算机存储器是用可以在两个方向上磁化的铁氧体环制成的、是非易失性的。随着半导体技术发展到更高级别的小型化,铁氧体设备不再被用于更常见的易失性存储器,例如DRAM(动态随机存取存储器)和SRAM(静态RAM)。一种类型的非易失性存储器,电可擦除可编程只读存储器(EEPROM)设备具有大单元面积并且可能需要晶体管栅极上的大电压(例如从12.0至21.0伏)来写或擦除。而且,擦除或写入时间通常是几十微秒的量级。EEPROM的一个限制因素是擦除/写入周期的有限次数不超过600,000次,或者105-106次。通过扇区化存储器阵列,使得可以在称为EEPROM的闪存设备中一次性擦除“页面”(例如,子阵列),半导体工业已经消除了在EEPROM和非易失性晶体管之间的通栅开关晶体管的需要。在闪存设备中,保持随机存取(擦除/写入单个位)的能力牺牲了速度和更高的位密度。最近,FeRAM(铁电RAM)提供了低功耗、相对高的写入/读取速度以及超过100亿次读/写入周期的耐久性。类似地,磁存储器(MRAM)提供了高的写入/读取速度和耐用性,但具有高成本溢价和更高的功耗。例如,这些技术都不能达到闪存设备的密度。因此,闪存仍是一种非易失性存储器。尽管如此,人们普遍认识到闪存技术可能无法在65纳米(nm)以下轻松缩放;因此正在积极寻求能够缩放到更小尺寸的新型非易失性存储器设备。考虑用于替换闪存设备的 ...
【技术保护点】
一种设备,包括:串联连接的多个非易失性存储器元件,其中所述多个非易失性存储器元件中的第一非易失性存储器元件连接到参考节点,所述多个非易失性存储器元件可操作以执行:以第一模式存储第一符号或值,其中至少所述非易失性存储器元件中的第一非易失性存储器元件处于第一阻抗状态,并且至少所述非易失性存储器元件中的第二非易失性存储器元件处于第二阻抗状态;以第二模式存储第二符号或值,其中至少所述非易失性存储器元件中的第二非易失性存储器元件处于所述第一阻抗状态,并且至少所述第一非易失性存储器元件处于所述第二阻抗状态;所述设备还包括:第一导电元件,被配置为当所述设备处于所述第二模式时将所述参考节点连接至充电的位线,并且当所述设备处于所述第一模式时将所述参考节点从所述充电的位线断开。
【技术特征摘要】
【国外来华专利技术】2015.09.22 US 14/862,0401.一种设备,包括:串联连接的多个非易失性存储器元件,其中所述多个非易失性存储器元件中的第一非易失性存储器元件连接到参考节点,所述多个非易失性存储器元件可操作以执行:以第一模式存储第一符号或值,其中至少所述非易失性存储器元件中的第一非易失性存储器元件处于第一阻抗状态,并且至少所述非易失性存储器元件中的第二非易失性存储器元件处于第二阻抗状态;以第二模式存储第二符号或值,其中至少所述非易失性存储器元件中的第二非易失性存储器元件处于所述第一阻抗状态,并且至少所述第一非易失性存储器元件处于所述第二阻抗状态;所述设备还包括:第一导电元件,被配置为当所述设备处于所述第二模式时将所述参考节点连接至充电的位线,并且当所述设备处于所述第一模式时将所述参考节点从所述充电的位线断开。2.如权利要求1所述的设备,其中所述参考节点连接到地节点。3.如权利要求1或2所述的设备,其中所述第一导电元件包括NFET,该NFET包括连接到所述第一非易失性存储器元件的第二端子和所述第二非易失性存储器元件的第一端子的栅极端子。4.如前述权利要求中任一项所述的设备,还包括第二导电元件,用于在写入操作期间将电压源连接到所述第一非易失性存储器元件的第一端子和所述第二非易失性存储器元件的第一端子;在写入操作期间,所述第二导电元件至少部分地跨所述第一非易失性存储器元件的第一端子和第二端子施加第一编程信号,并且至少部分地跨所述第二非易失性存储器元件的第一端子和第二端子施加第二编程信号。5.如权利要求4所述的设备,其中所述第一编程信号包括第一电压和第一电流,以将所述第一非易失性存储器元件置于所述第一阻抗状态,并且其中所述第二编程信号包括第二电压和第二电流以将所述非易失性存储器元件中的第二非易失性存储器元件置于所述第二阻抗状态,并且其中:所述第二电压的幅度超过所述第一电压的幅度,所述并且第一电流的幅度超过所述第二电流的幅度。6.如权利要求4或5所述的设备,其中所述第二导电元件包括PFET,以响应于施加到所述PFET的栅极端子的字线电压,在所述写入操作期间将所述电压源连接到所述第一非易失性存储器元件的第二端子和所述第二非易失性存储器元件的第一端子。7.如前述权利要求中任一项所述的设备,其中所述第一非易失性存储器元件包括第一相关电子开关(CES)元件,并且所述第二非易失性存储器元件包括第二CES元件。8.如权利要求1至6中任一项所述的设备,其中,所述第一非易失性存储器元件包括第一CeRAM元件,并且所述第二非易失性存储器元件包括第二CeRAM元件。9.一种方法,包括:在第一写入操作中将第一位线连接到第一非易失性存储器元件的第一端子和第二非易失性存储器元件的第一端子,来存储第一符号或值,所述非易失性存储器元件串联连接,并且可操作来以第一...
【专利技术属性】
技术研发人员:阿齐兹·巴夫纳加尔瓦拉,罗伯特·坎贝尔·艾特肯,卢西恩·斯弗恩,
申请(专利权)人:ARM有限公司,
类型:发明
国别省市:英国,GB
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。