自组织逻辑门和电路以及利用自组织电路解决的复杂问题制造技术

自组织逻辑门由忆阻器设备和动态校正模块的组合形成，动态校正模块配置成在向任何端子施加信号时提供稳定的操作。本发明专利技术的SOLG可以从任何端子接收信号，而不需要在任何其他端子处不存在信号。如果平衡存在，则端子信号可以叠加，并且门达到平衡。

Self organizing logic gates and circuits, and complex problems solved by self organizing circuits.

The self organizing logic gate is formed by a combination of the memristor device and the dynamic correction module, and the dynamic correction module is configured to provide a stable operation when signals are applied to any terminal. The SOLG of the invention can receive signals from any terminals without the need for signals at any other terminal. If the balance exists, the terminal signal can be superimposed and the door will reach equilibrium.

【技术实现步骤摘要】
【国外来华专利技术】自组织逻辑门和电路以及利用自组织电路解决的复杂问题相关申请的交叉引用本申请根据35U.S.C.§119以及所有适用的法律、法令和条约要求于2015年7月13日提交的第62/191,707号在先美国临时申请的优先权。
本专利技术的领域包括数字电路及架构、混合模拟数字电路及架构以及神经形态电路及架构。实际应用包括具有通常依赖于昂贵近似的复杂问题的许多领域，包括计算机视觉、人工智能、大规模模拟(诸如，VLSI工具)以及加密的示例。
技术介绍
多年来，研究人员一直试图设计能够高效地解决所谓NP问题的计算机系统，所述NP问题包括NP完全问题和NP难题问题。NP难题问题是针对于大的输入大小无法在合理的时间量内解决的问题。然而，所述NP难题问题有时可能达到近似解。对于小的输入大小，可以容易地解决所述NP难题问题，但是随着添加更多的变量，所述问题以指数方式增长，从而使得现代计算机无法解决所述问题。因此，许多复杂的问题以分解的方式或使用近似来解决，且最终答案在计算上是高消耗的且不精确。不存在专利技术人已知的能够解决此类问题的数字系统，因此，在实践中，此类问题经由昂贵的近似和直接推断方法来处理。标准的CMOS技术是有限制的，因为其只可以输出给定的初始输入位(inputbit)的答案位(solutionbit)。因此，由标准逻辑门组成的此类电路仅进行连续地操作。
技术实现思路
本专利技术的实施方式包括自组织逻辑门、一组自组织逻辑门以及自组织电路。优选实施方式是存储计算(memcomputing)架构，所述存储计算架构提供与传统逻辑芯片相同的正向逻辑(输入到输出)，并且还提供反向逻辑(输出到输入)。优选方法同时使用正向逻辑和反向逻辑解决复杂问题。我们将正向逻辑和反向逻辑的同时实施方式称为自组织(SO)逻辑。使用自组织逻辑加快了求解NP问题。当使用正向逻辑解决时需要根据输入长度以指数增长的资源(空间、时间和能量)的NP问题可以在使用自组织逻辑解决时仅利用多项式资源来解决。这是通过布尔电路定义NP问题的直接结果。本专利技术的优选实施方式还提供自组织逻辑门和电路仿真器。仿真器可以为代码的形式，所述代码使机器对自组织逻辑门和自组织逻辑电路进行仿真。仿真器对存储计算架构进行仿真，所述存储计算架构提供与传统逻辑芯片相同的正向逻辑(输入到输出)并且还提供反向逻辑(输出到输入)。仿真器可以使用自组织逻辑来解决复杂问题。使用自组织逻辑加快了求解NP问题。当使用正向逻辑解决时需要根据输入长度以指数增长的资源的NP问题可以在使用自组织逻辑解决时仅利用多项式资源进行解决。附图说明图1A和图1B是分别示出通用存储计算机器(UniversalMemcomputingMachine，UMM)的测试模式和解决模式的示意图；图2是数字存储计算机器(digitalmemcomputingmachine，DMM)的复杂级别的欧拉图；图3A(现有技术)是具有m个输入和n-m个输出的标准n端子逻辑门的图；图3B是本专利技术的自组织n端子逻辑门(SOLG)的图，所述n端子逻辑门可以同时使用任何端子作为输入或输出；图4A至图4C分别示出了本专利技术的SOLGAND(SO-AND)门的稳定组态、SO-AND门以及SO-AND门的不稳定组态；图5是由SO-AND门的网络形成的自组织逻辑电路(SOLC)的图；图6A示出了本专利技术的通用SOLG，并且图6B示出了通用SOLG的动态校正模块。图7A和图7B示出了在图5的SOLC中使用以提供稳定性的压控差动电流生成器。图8示出了图7A和图7B的压控差动电流生成器在加法器SOLC电路操作中的使用。图9示出了函数的示例；图10是稳定性曲线图的绘图；图11是用于解决6位因子分解问题的包括两位加法器和三位加法器的示例SOLC电路；以及图12是用于解决3个数、3位子集求和问题的示例优选SOLC电路；图13A至图13D分别示出了用忆阻器形成的且在每个端子处具有动态校正模块的SOAND门和SOOR门，以及需要误差的SO-NOT门，以及校正逻辑。图14A示出了由图13A至图13D的SOLG形成的示例SOLC，并且图14B和图14C分别示出了SOLC的正向模式和反向模式；以及图15示出了可以在一个计算步骤中以所需精确度确定两个尾数的商的示例SOLC。具体实施方式本专利技术的实施方式是自组织逻辑门(SOLG)。SOLG包括忆阻器设备和动态校正模块的组合，所述动态校正模块配置成在向任何端子施加信号时提供稳定的操作。本专利技术的SOLG可以从任何端子接受信号，并且不需要在任何其他端子处不存在信号。如果平衡存在，则端子信号可以重叠，并且门找到平衡(不存在从任何端子流动的电流)。如本文中所使用的，忆阻器设备包括提供忆阻行为的忆阻器或基于晶体管的电路。[L.Chua，S.M.Kang，memristivedevicesandsystems(忆阻设备及系统)，Proc.oftheIEEE，vol.64，is.2，pg.209(1976)]。优选实施方式包括用传统的半导体制造技术制造的物理电路。另外的优选实施方式包括通过代码仿真以模拟SOLG和来自SOLG的电路的虚拟电路。因此，本领域技术人员将理解的是，本专利技术的虚拟电路实施方式使其自身适合以计算机程序产品的形式实现。因此，将理解的是，本专利技术的实施方式可包括计算机程序产品，所述计算机程序产品包括存储在非暂时性计算机可读介质上的计算机可执行指令，当执行所述计算机可执行指令时，使得计算机执行根据本专利技术的方法，或者本专利技术的实施方式可包括配置成执行此类方法的计算机。可执行指令可包括已经编译成机器可读格式的计算机程序语言指令。非暂时性计算机可读介质例如可包括用于存储数据的磁介质、光学介质、基于信号的介质和/或电路介质。所述指令可全部地或部分地从网络计算机下载。此外，将理解的是，如本文中所使用的术语“计算机”旨在广泛地指代能够读取和执行记录的指令的任何机器。还将理解的是，本专利技术的方法的结果可显示在一个或多个监视器或显示器上(例如，作为文本、图形、图表、代码等)、打印在合适的介质上、存储在恰当的存储器或存储设备中等。本专利技术的实施方式是自组织逻辑门和自组织逻辑电路。优选实施方式是提供与传统的逻辑芯片一样的正向逻辑(输入到输出)并且还提供反向逻辑(输出到输入)的存储计算架构。使用SO逻辑加快了NP问题的求解。在使用正向逻辑解决时需要根据输入长度以指数增长的资源的NP问题可以在使用SO逻辑解决时仅利用多项式资源进行解决。这是通过布尔电路定义NP问题的直接结果。我们最近已经表明，我们称之为通用存储计算机器(UMM)的新种类的非图灵机具有与非确定性图灵机相同的计算能力，并且因此，所述通用存储计算机器可以利用多项式资源解决NP完全/难题问题。参见，F.L.Traversa和M.DiVentra,“UniversalMemcomputingmachines”(通用存储计算机器)，IEEETrans.NeuralNetw.Learn.Syst.vol.26is.11pg.2702(2015)。UMM是包括交互式存储处理器(memprocessor)的机器，所述交互式存储处理器是在相同的物理位置上使用存储器来既处理信息又存储信息的基本单元。通用存储计算机器的计算能力取决于本文档来自技高网...

【技术保护点】
自组织逻辑门，包括忆阻器设备和动态校正模块的组合，所述动态校正模块配置成在向任何端子施加信号时提供稳定的操作。

【技术特征摘要】
【国外来华专利技术】2015.07.13 US 62/191,7071.自组织逻辑门，包括忆阻器设备和动态校正模块的组合，所述动态校正模块配置成在向任何端子施加信号时提供稳定的操作。2.根据权利要求1所述的自组织逻辑门，其中，所述忆阻器设备包括提供忆阻行为的基于晶体管的电路。3.根据权利要求1所述的自组织逻辑门，其中，所述忆阻器设备包括忆阻器。4.根据权利要求1所述的自组织逻辑门，其中，所述自组织逻辑门包括多个输入，并且其中，所述动态校正模块配置成在没有信号输入到所述多个输入中的至少一个的情况下向输出施加信号时提供稳定的操作。5.根据权利要求1所述的自组织逻辑门，其中，所述动态校正模块包括电阻器、非线性导体和多个忆阻器设备。6.根据权利要求5所述的自组织逻辑门，其中，非线性导体具有电导G(v)＝-(v-c)(v+c)。7.根据权利要求5所述的自组织逻辑门，其中，所述多个忆阻器设备包括两个相同的忆阻器设备。8.根据权利要求7所述的自组织逻辑门，其中，所述忆阻器设备具有不同的极化，且各自连接到具有线性驱动函数的电压驱动电压发生器。9.根据权利要求5所述的自组织逻辑门，其中，电阻R、所述非线性电导以及所述多个忆阻器设备M中的每个连接到具有线性驱动函数L1、L2、L3、L4的电压驱动电压发生器。10.根据权利要求9所述的自组织逻辑门，其中，所述线性驱动函数被选择以满足如下关系：其中，ie＝c/Ron为在施加电压c且所述忆阻器转换到Ron时在忆阻器设备中流动的电流。11.自组织电路，包括多个根据权利要求4的自组织逻辑门，其中，所述自组织电路中的逻辑门之间的连接配置成使得所述电流用作能够在逻辑门端子处升高或降低电势的动态校正信号。12.自组织逻辑门，具有m个输入和n个输出，所述自组织逻辑门包括连接在输入端子与输出端子之间的多个忆阻器设备以及用于每个输入端子和输出端子的动态校正模块，其中，所述动态校正模块施加电压校正以将所述逻辑门的不稳定状态朝向稳定的逻辑组态驱动，所述稳定的逻辑组态包括响应于所述n个输出处的预定...

【专利技术属性】
技术研发人员：马西米利亚诺·迪·温特拉，法比奥·洛伦佐·特拉韦尔萨，
申请(专利权)人：加利福尼亚大学董事会，
类型：发明
国别省市：美国,US