半导体晶片及半导体封装制造技术

一种半导体晶片包含衬底结构、第一绝缘层、导电层和第二绝缘层。所述衬底结构界定通孔。所述第一绝缘层覆盖所述衬底结构的表面。所述第一绝缘层延伸到所述通孔中，覆盖所述通孔的侧壁，且在所述通孔的底部暴露底部表面。所述导电层覆盖所述第一绝缘层以及所述第一绝缘层所暴露的所述底部表面。所述第二绝缘层覆盖所述导电层。所述半导体晶片的翘曲小于550微米。

Semiconductor wafer and semiconductor packaging

A semiconductor wafer includes a substrate structure, a first insulating layer, a conductive layer and a second insulating layer. The substrate structure defines a through hole. The first insulating layer covers the surface of the substrate structure. The first insulating layer extends into the through hole, covers the side wall of the through hole, and exposes the bottom surface at the bottom of the through hole. The conductive layer covers the first insulating layer and the bottom surface exposed by the first insulating layer. The second insulating layer covers the conductive layer. The warpage of the semiconductor wafer is less than 550 microns.

【技术实现步骤摘要】
半导体晶片及半导体封装
本专利技术涉及半导体晶片、半导体封装及其制造方法，且更明确地说，涉及具有低翘曲的半导体晶片；具有绝缘层的半导体封装，所述绝缘层具有实质低弹性模量或低热膨胀系数(CTE)中的任一者或两者；以及其制造方法。
技术介绍
三维(3D)半导体封装可归因于其不对称结构以及邻近层之间的特性失配(例如CTE的失配)而经受翘曲。为了减轻翘曲，可增加半导体封装的厚度。然而，半导体封装的厚度的增加呈现与电子产品的小型化倾向的冲突。
技术实现思路
在一些实施例中，一种半导体晶片包含衬底结构、第一绝缘层、导电层和第二绝缘层。所述衬底结构界定通孔。第一绝缘层覆盖所述衬底结构的表面。所述第一绝缘层延伸到所述通孔中，覆盖所述通孔的侧壁，且在所述通孔的底部暴露底部表面。所述导电层覆盖所述第一绝缘层以及所述第一绝缘层所暴露的底部表面。所述第二绝缘层覆盖所述导电层。所述半导体晶片的翘曲小于550微米。在一些实施例中，一种半导体封装包含衬底结构、第一绝缘层、导电层和第二绝缘层。所述衬底结构界定通孔。第一绝缘层覆盖所述衬底结构的表面。所述第一绝缘层延伸到所述通孔中，覆盖所述通孔的侧壁，且在所述通孔的底部暴露底部表面。所述导电层覆盖所述第一绝缘层以及所述第一绝缘层所暴露的底部表面。所述第二绝缘层覆盖所述导电层。第一绝缘层的弹性模数和第二绝缘层的弹性模数各自小于1.7GPa。在一些实施例中，一种制造半导体晶片的方法包含：提供界定通孔的衬底结构；在所述衬底结构的表面上形成第一绝缘层，并延伸到所述通孔中以覆盖所述通孔的侧壁且在所述通孔的底部暴露底部表面；在所述第一绝缘层以及所述第一绝缘层所暴露的所述底部表面上形成导电层；以及在所述导电层上形成第二绝缘层。所述半导体晶片的翘曲小于550微米。附图说明当结合附图阅读时，从以下具体实施方式最好地理解本专利技术的一些实施例的方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。图1是根据本专利技术的一些实施例的半导体晶片的横截面视图；图2是根据本专利技术的一些实施例的半导体封装的横截面图；图3A、图3B、图3C、图3D、图3E、图3F和图3G说明根据本专利技术的一些实施例的制造半导体晶片的方法；图4是根据本专利技术的一些实施例的半导体封装的横截面图；图5A是根据本专利技术的一些实施例的半导体晶片的俯视图；图5B是根据本专利技术的一些实施例的半导体封装的俯视图；图5C是根据本专利技术的一些实施例的半导体封装的横截面图；以及图6是根据本专利技术的一些实施例的半导体封装的横截面图。具体实施方式以下揭示内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐明本专利技术的某些方面。当然，这些组件以及布置仅为实例且无意进行限制。举例来说，在以下描述中，第一特征在第二特征之上或上的形成可包含第一特征与第二特征直接接触地形成的实施例，并且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可以不直接接触的实施例。此外，本专利技术可在各种实例中重复参考数字和/或字母。此重复是出于简单和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。另外，在本文中可为易于描述而使用空间相对术语，例如“下面”、“下方”、“下部”、“之上”、“上方”、“上部”、“上”等，来描述一个组件或特征与另一组件或特征的关系，如图中所示。除图中所描绘的定向之外，本专利技术还希望涵盖在使用或操作中的装置的不同定向。装置可以其它方式定向(旋转90度或呈其它定向)，且本文中所使用的空间相对描述词同样地可相应地进行解释。以下描述是针对一种半导体晶片，其在一些实施例中，包含至少两个绝缘层以及安置于所述绝缘层之间的至少一个导电层。所述半导体晶片经配置以在室温下具有小于(例如大体上小于)约550微米的翘曲，其满足晶片翘曲的规范。如本文所使用，“室温”是指约25℃的温度。以下描述还针对一种半导体封装。所述半导体封装可包含各种类型的裝置，例如半导体装置、微电机械系统(MEMS)裝置、电子装置、光学装置或其它合适的裝置。在一些实施例中，所述半导体封装包含至少两个绝缘层，以及安置于所述绝缘层之间的至少一个导电层。在一些实施例中，所述绝缘层中的每一者的弹性模数在室温下小于(例如大体上小于)约1.7GPa。在一些实施例中，所述绝缘层中的每一者的CTE在低于其转变温度的温度范围内，小于(例如大体上小于)约46ppm/℃。包含各自具有低于前述值的弹性模数和CTE的所述绝缘层来减轻翘曲，从而改进可靠性。以下描述还针对一种制造具有小于(例如大体上小于)约550微米的翘曲的半导体晶片的方法。图1是根据本专利技术的一些实施例的半导体晶片100的横截面视图。如图1中所描绘，在室温下，半导体晶片100的翘曲D小于(例如大体上小于)约550微米。图2是根据本专利技术的一些实施例的半导体封装1的横截面图。参看图2，半导体封装1包含衬底结构10、第一绝缘层14、导电层16和第二绝缘层18。在一些实施例中，衬底结构10可为半导体衬底，例如块状半导体衬底。所述块状半导体衬底可包含基本半导体，例如硅或锗；化合物半导体，例如锗化硅、碳化硅、镓砷、磷化镓、磷化铟或砷化铟；或其组合。在一些实施例中，衬底结构10是多层衬底，例如绝缘层上矽(SOI)衬底，其包含底部半导体层、内埋氧化物层(BOX)和顶部半导体层。衬底结构10具有或界定至少一个通孔12。在一些实施例中，通孔12并不延伸穿过衬底结构10，且暴露嵌入于衬底结构10中的布线20。在一些实施例中，布线20是形成于衬底结构10中的装置的电端子。举例来说，布线20可为形成于衬底结构10中的接触垫、迹线、导电柱或其它传导结构。第一绝缘层14覆盖衬底结构10的第一表面10S(例如顶部表面)。第一绝缘层14延伸到通孔12中，覆盖通孔12的侧壁12L，且通过通孔12的底部的开口暴露底部表面12B。在一些实施例中，底部表面12B是布线20的暴露表面，且因此第一绝缘层14通过通孔12暴露布线20。在一些实施例中，第一绝缘层14由可通过光刻技术图案化的感光材料制成，且因此工艺步骤得以简化和减少。在一些实施例中，第一绝缘层14的固化温度范围从约180℃到约220℃，例如约200℃。在一些实施例中，第一绝缘层14的转变温度(Tg)为约230℃，但不限于此。在室温下，第一绝缘层14的弹性模数小于(例如大体上小于)约1.7GPa。在一些实施例中，在室温下，第一绝缘层14的弹性模数小于或等于约1.4GPa。第一绝缘层14的CTE在低于其转变温度的温度范围内，小于(例如大体上小于)约46ppm/℃。在一些实施例中，第一绝缘层14的CTE在低于其转变温度的温度范围内，小于或等于约39ppm/℃。在一些实施例中，第一绝缘层14的厚度范围从约5微米到约20微米，例如约14微米，但不限于此。导电层16覆盖第一绝缘层14的表面14S(例如顶部表面)，且延伸到通孔12中以覆盖第一绝缘层14所暴露的底部表面12B。在一些实施例中，导电层16与第一绝缘层14通过通孔12所暴露的布线20接触，从而电连接到布线20。在一些实施例中，导电层16被配置为再分布层(RDL)。导电层16的材料的实例是铜(Cu)。在一些实施例中，导本文档来自技高网...

【技术保护点】
一种半导体晶片，其包括：衬底结构，其界定通孔；第一绝缘层，其覆盖所述衬底结构的第一表面，其中所述第一绝缘层延伸到所述通孔中，覆盖所述通孔的侧壁，且在所述通孔的底部暴露底部表面；导电层，其覆盖所述第一绝缘层以及所述第一绝缘层所暴露的所述底部表面；以及第二绝缘层，其覆盖所述导电层，其中所述半导体晶片的翘曲小于550微米。

【技术特征摘要】
2016.11.01 US 15/340,8081.一种半导体晶片，其包括：衬底结构，其界定通孔；第一绝缘层，其覆盖所述衬底结构的第一表面，其中所述第一绝缘层延伸到所述通孔中，覆盖所述通孔的侧壁，且在所述通孔的底部暴露底部表面；导电层，其覆盖所述第一绝缘层以及所述第一绝缘层所暴露的所述底部表面；以及第二绝缘层，其覆盖所述导电层，其中所述半导体晶片的翘曲小于550微米。2.根据权利要求1所述的半导体晶片，其中所述第一绝缘层的弹性模数和所述第二绝缘层的弹性模数各自小于1.7GPa。3.根据权利要求2所述的半导体晶片，其中所述第一绝缘层的所述弹性模数和所述第二绝缘层的所述弹性模数各自小于或等于1.4GPa。4.根据权利要求1所述的半导体晶片，其中所述第一绝缘层的热膨胀系数和所述第二绝缘层的热膨胀系数各自小于46ppm/℃。5.根据权利要求4所述的半导体晶片，其中所述第一绝缘层的所述热膨胀系数和所述第二绝缘层的所述热膨胀系数各自小于或等于39ppm/℃。6.根据权利要求1所述的半导体晶片，其中所述第...

【专利技术属性】
技术研发人员：李英志，郭进成，王永辉，赖威宏，王中鼎，李晓燕，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71