使用保形掺杂物沉积的3D Si结构中的保形掺杂制造技术

本文中所述的实施方式总体涉及对基板上的三维(3D)结构的掺杂。在一个实施方式中，保形的含掺杂物膜可沉积在3D结构上方。可结合在膜中的合适的掺杂物可以包括硼、磷、和其他合适的掺杂物。随后可使膜退火以将掺杂物扩散至3D结构中。

【技术实现步骤摘要】
【国外来华专利技术】使用保形掺杂物沉积的3DSi结构中的保形掺杂背景
本文中所述的实施方式总体涉及对基板上形成的三维(3D)结构的掺杂。更具体地，本文中所述的实施方式涉及使用保形掺杂物沉积工艺的3D硅结构中的保形掺杂。
技术介绍
三维(3D)晶体管，诸如鳍式场效晶体管(FinFET)，是用于扩大互补金属氧化物半导体(CMOS)规模的有前景的候选。此类FinFET晶体管一般提供改良的静电控制(即，短沟道效应)和较低的对随机掺杂波动的敏感性。然而，实现方式挑战和工艺的复杂性问题存在于在先进技术尺寸的FinFET的集成中。例如，FinFET集成的一个挑战是3D含硅器件结构中的掺杂物浓度。由于在全耗尽型(即，无移动载流子)FinFET器件结构中缺乏本体或背栅极偏置，为了实现用于未掺杂FinFET的可工作的阈值电压，复杂的功函数工程常常是必须的。除了阈值电压的复杂性之外，在3D器件结构制造工艺中，FinFET结构内的掺杂物浓度和掺杂物分布带来额外挑战。当前FinFET掺杂工艺利用成角度的离子注入方案或视线沉积方案。在成角度的离子注入方案中，难以控制掺杂物浓度和分布特异性并且在处理顺序中实现此类系统是昂贵的。另外，本文档来自技高网...

【技术保护点】
一种基板处理方法，包括：在基板上形成的三维结构上沉积保形的含硼碳氮膜，其中所述三维结构是含硅FinFET器件；和使所述三维结构和所述膜退火以将硼扩散至所述三维结构中，以便掺杂所述FinFET器件。

【技术特征摘要】
【国外来华专利技术】2015.10.15 US 62/242,146;2015.12.08 US 14/961,9201.一种基板处理方法，包括：在基板上形成的三维结构上沉积保形的含硼碳氮膜，其中所述三维结构是含硅FinFET器件；和使所述三维结构和所述膜退火以将硼扩散至所述三维结构中，以便掺杂所述FinFET器件。2.如权利要求1所述的方法，其中所述膜中的所述硼源自二甲胺硼烷前驱物。3.如权利要求1所述的方法，其中所述退火工艺是快速热退火工艺。4.如权利要求3所述的方法，其中所述快速热退火工艺是在700℃与1100℃之间的温度下进行的尖峰退火工艺。5.如权利要求4所述的方法，其中所述尖峰退火工艺包括激光尖峰退火。6.一种基板处理方法，包括：在基板上形成含硅三维结构；将所述含硅三维结构暴露于一种或多种含掺杂物的前驱物和一种或多种载气；将保形膜沉积在所述含硅三维结构上，其中所述保形膜包含掺杂物和选自由碳和氮组成的群组的至少一种非掺杂物材料；使所述含硅三维结构和所述保形膜退火以将所述掺杂物从所述保形膜扩散至所述含硅三维结构中。7.如权利要求6所述的方法，其中所述含硅三维结构包括FinFET器件结构。8....

【专利技术属性】
技术研发人员：程睿，A·B·玛里克，S·冈迪科塔，P·曼纳，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国,US