一种基于Virtex5器件的位流文件解析方法及定时刷新方法技术

一种基于Virtex5器件的位流文件解析方法及定时刷新方法，其中解析方法步骤如下：(1)对Virtex5型至少8个系列的器件进行底层架构分析，确定每个系列器件的资源类型；(2)对每个系列器件的位流文件帧结构进行分析，确定每帧的bit数以及包含的资源类型、大小、位置，计算位流文件的总bit数；(3)根据步骤(1)、(2)的结果，通过ISE生成Virtex5型对应系列器件的位流文件，根据生成的位流文件的总bit数与步骤(2)中计算的总bit数进行比较，判断步骤(1)(2)的分析是否准确，若准确执行步骤(4)，否则重新从步骤(1)开始分析；(4)针对每个系列的器件，根据位流文件的总bit数构建以资源类型长度为未知数的多元方程，得到一个多元方程组，求解该方程组，得到资源类型的大小。

【技术实现步骤摘要】
一种基于Virtex5器件的位流文件解析方法及定时刷新方法
本专利技术属于刷新重构技术。
技术介绍
空间辐射环境会导致SRAM型FPGA发生单粒子翻转问题，其严重性将可能引起系统程序的“异常”、“紊乱”或者“死机”等故障，降低星上数字处理设备的可靠性，目前星上FPGA的加固主要依靠定时刷新，而刷新的核心是对位流文件中BRAM资源的抽取，通过抽取对配置文件重新组帧，按照一定的配置时序从而实现刷新，器件厂商已不再提供Virtex5以上器件的相关资料。文献“一种面向航天应用的高可靠FPGA设计架构研究”，该文在分析以往SRAM型FPGA系统设计的不足后提出了一种采用三模冗余架构(TMR)并对FPGA配置区域进行刷新重载的解决方案，采用马尔可夫模型对该设计方案进行了可靠性评估和仿真。“基于SRAM型FPGA的容错性设计”，该文介绍了一种基于Xilinx公司Vertix-II系列FPGA的容错性设计，该设计深入研究了动态刷新(Scrubbing)原理，利用反熔丝型FPGA作为控制器实现了对SRAM型FPGA的配置数据进行ms级的周期刷新，并对2种FPGA加入了三模冗余(triplemodularredundancy，TMR)及回读比较重加载方法。“SRAM型FPGA抗单粒子翻转技术研究”，绍了几种抗单粒子翻转方法，并对其进行了比较分析，实现了SRAM型FPGA抗单粒子翻转的系统设计，采用定时刷新的方法抑制翻转位累加，同时通过故障注入的方式对系统进行了实验测试。专利：“基于SELECTMAP的宇航FPGA通用刷新电路及其实现方法”：“一种SRAM型FPGA的配置、刷新与程序上注一体化系统”上述三份文献主要针对Virtex2器件的空间单粒子防护开展研究，并采用TRM与配置刷新相结合的加固方法。上述两份专利均是针对Virtex2器件开展的刷新技术研究，Xilinx公司提供了Virtex2相关刷新材料，从Virtex5后Xilinx不再提供任何相关刷新的资料，Virtex5相对于Virtex2在器件资源类型、帧结构、配置文件的大小均发生了较大变化，对于BRAM的资源大小无从获知，因此存在一定的差异性。
技术实现思路
本专利技术的技术解决问题是：克服现有技术的不足，提供了一种利用空帧数据统计在轨卫星原始数据误码的方法。本专利技术的技术解决方案是：一种基于Virtex5器件的位流文件解析方法，步骤如下：(1)对Virtex5型至少8个系列的器件进行底层架构分析，确定每个系列器件的资源类型；(2)对每个系列器件的位流文件帧结构进行分析，确定每帧的bit数以及包含的资源类型、大小、位置，计算位流文件的总bit数；(3)根据步骤(1)、(2)的结果，通过ISE生成Virtex5型对应系列器件的位流文件，根据生成的位流文件的总bit数与步骤(2)中计算的总bit数进行比较，判断步骤(1)(2)的分析是否准确，若准确执行步骤(4)，否则重新从步骤(1)开始分析；(4)针对每个系列的器件，根据位流文件的总bit数构建以资源类型长度为未知数的多元方程，得到一个多元方程组，求解该方程组，得到资源类型的大小。进一步的，资源类型包括逻辑资源CLB、数字处理单元DSP，逻辑互联资源INT、IO资源IOB，时钟管理单元CMT；时钟资源CLK，RAM资源BRAM；高速接口资源GT。进一步的，多元方程的表达形式如下：a*(A1*Xclb+A2*Xdsp+A3*Xint+A4*Xiob+A5*Xcmt+A6*Xclk+A7*Xbram+A8*Xgt)＝B式中，Xclb、Xdsp、Xint、Xiob、Xcmt、Xclk、Xbram、Xgt分别为资源类型的大小；A1—A8表示同一系列器件资源类型的列数、a表示器件行数、B表示对应系列器件位流文件的总bit数。进一步的，A1—A8根据FPGAEDIT中的版图信息确定。一种基于Virtex5器件的位流文件定时刷新方法，步骤如下：第一步，对Virtex5型待刷新器件进行底层架构分析，确定该器件的资源类型；第二步，对该器件的位流文件帧结构以及帧地址进行分析，确定每帧的bit数以及包含的资源类型、大小、位置，计算位流文件的总bit数；在帧地址分析时，确定器件的行地址和列地址；第三步，根据第一步，第二步的结果，通过ISE生成Virtex5型对应系列器件的位流文件，位流文件生成时去掉生成SRLl6和DistributeRAM寄存器选项；第四步，分析位流文件，提取位流文件头部冗余信息，配置数据，尾部冗余信息三部分信息中的配置数据信息；第五步，根据上述的方法计算得到各资源类型的大小，在位流文件中删除BRAM的内容部分，根据第二步得到的帧结构分析结果，修改位流文件中30004000后4个字节的控制字帧地址，得到新的刷新用文件；第六步，将第五步得到的刷新文件存储在配置存储器中，由外部控制器根据预设的刷新间隔将刷新文件写入待刷新FPGA，实现FPGA的定时刷新。进一步的，外部控制器读取配置存储器的刷新用文件，配置待测试FPGA的CS_B、WR信号，确定定时刷新序列；其中，读取的刷新用文件中的内容作为定时刷新序列中的data数据；外部控制器根据定时刷新序列将刷新用文件写入被刷新FPGA。进一步的，所述的外部控制器采用Actel公司的抗辐射反熔丝FPGA。进一步的，所述的配置存储器采用Xilinx公司的XQR17V16存储器。本专利技术与现有技术相比有益效果为：本专利技术针对目前Virtex5型FPGA在空间应用中的单粒子翻转问题，突破了器件厂商对核心关键技术的封锁，提出了一种位流文件解析方法，适用于所有Virtex5系列FPGA的位流文件解析。该方法能够为航天器星载数据信息处理系统中SRAM型FPGA的单粒子防护提供有效的防护措施，实现器件的动态刷新，有效提高系统可靠性，提升防护性能，并且该技术已在多个型号中应用，取得良好的效果。因此，本专利技术可具备广阔的市场应用前景附图说明图1为本专利技术位流文件解析流程图；图2为Virtex5型FPGA组织结构框图；图3为本专利技术位流文件帧结构图4为Virtex5帧地址图5为Virtex5的行地址图6为Virtex5列地址图7为本专利技术Virtex5刷新结构具体实施方式下面结合附图1及实例对本专利技术做详细说明。本专利技术涉及一种基于Virtex5器件的位流文件解析方法，步骤如下：(1)对Virtex5型至少8个系列的器件进行底层架构分析，确定每个系列器件的资源类型；底层架构分析：由于配置存储器对用户来说是不可见的，需要对SRAM型FPGA的配置框架、配置文件组织结进行研究，了解FPGA的配置文件，下图2根据FPGAEDIT提取了Virtex5的资源类型及组织结构。该图描述了Virtex5型FPGA内部组织结构，包含了各资源类型(如CLB、DSP、BRAM等)在FPGA内部的组成，在底层架构中不同的版图形状代表了不同的资源类型。通过对Virtex5型FPGA不同系列进行底层分析，确定Virtex5型FPGA总共包含下列八个资源类型：逻辑资源CLB、数字处理单元DSP，逻辑互联资源INT、IO资源IOB，时钟管理单元CMT；时钟资源CLK，RAM资源BRAM；高速接口资源GT。不同系列的FPGA包含的资源类型可能不同，但是最本文档来自技高网...

【技术保护点】
一种基于Virtex5器件的位流文件解析方法，其特征在于步骤如下：(1)对Virtex5型至少8个系列的器件进行底层架构分析，确定每个系列器件的资源类型；(2)对每个系列器件的位流文件帧结构进行分析，确定每帧的bit数以及包含的资源类型、大小、位置，计算位流文件的总bit数；(3)根据步骤(1)、(2)的结果，通过ISE生成Virtex5型对应系列器件的位流文件，根据生成的位流文件的总bit数与步骤(2)中计算的总bit数进行比较，判断步骤(1)(2)的分析是否准确，若准确执行步骤(4)，否则重新从步骤(1)开始分析；(4)针对每个系列的器件，根据位流文件的总bit数构建以资源类型长度为未知数的多元方程，得到一个多元方程组，求解该方程组，得到资源类型的大小。

【技术特征摘要】
1.一种基于Virtex5器件的位流文件解析方法，其特征在于步骤如下：(1)对Virtex5型至少8个系列的器件进行底层架构分析，确定每个系列器件的资源类型；(2)对每个系列器件的位流文件帧结构进行分析，确定每帧的bit数以及包含的资源类型、大小、位置，计算位流文件的总bit数；(3)根据步骤(1)、(2)的结果，通过ISE生成Virtex5型对应系列器件的位流文件，根据生成的位流文件的总bit数与步骤(2)中计算的总bit数进行比较，判断步骤(1)(2)的分析是否准确，若准确执行步骤(4)，否则重新从步骤(1)开始分析；(4)针对每个系列的器件，根据位流文件的总bit数构建以资源类型长度为未知数的多元方程，得到一个多元方程组，求解该方程组，得到资源类型的大小。2.根据权利要求1所述的方法，其特征在于：资源类型包括逻辑资源CLB、数字处理单元DSP，逻辑互联资源INT、IO资源IOB，时钟管理单元CMT；时钟资源CLK，RAM资源BRAM；高速接口资源GT。3.根据权利要求2所述的方法，其特征在于：多元方程的表达形式如下：a*(A1*Xclb+A2*Xdsp+A3*Xint+A4*Xiob+A5*Xcmt+A6*Xclk+A7*Xbram+A8*Xgt)＝B式中，Xclb、Xdsp、Xint、Xiob、Xcmt、Xclk、Xbram、Xgt分别为资源类型的大小；A1—A8表示同一系列器件资源类型的列数、a表示器件行数、B表示对应系列器件位流文件的总bit数。4.根据权利要求3所述的方法，其特征在于：A1—A8根据FPGAEDIT中的版图信息确定。5....

【专利技术属性】
技术研发人员：朱启，赖晓玲，巨艇，王建，张国霞，
申请(专利权)人：西安空间无线电技术研究所，
类型：发明
国别省市：陕西,61