The invention discloses a time synchronization with unit testing device, the device comprises a timing module, switch module, GOOSE transceiver module, SV transceiver module; synchronization module through IRIG B time signal forwarding external synchronization source, external synchronization source signal provides monitoring recorder function, IRIG and B normal production the abnormal signal, for merging unit and device for performance test of the required test; the switch module is used to output the conventional switch, the time for the auxiliary testing unit; GOOSE transceiver module can subscribe and publish GOOSE signal, the received GOOSE packets with accurate time scale, the GOOSE formation SOE message, for assistance the merging unit time test; SV transceiver module, can be applied to process analog data merging unit, the received SV packets received with accurate time scale analysis in SV message standard Synchronization bit, auxiliary time test.
【技术实现步骤摘要】
一种合并单元对时测试装置
本专利技术涉及数字化变电站合并单元装置的测试,具体涉及合并单元对时的测试装置。
技术介绍
合并单元作为数字化变电站的数据来源,其重要性不言而喻,其对时钟源保持同步的能力即对时和守时的能力,是考核合并单元的一项重要指标,如何进行测试,各个厂家都进行了详细的研究,也给出了不少的方法,在此不一一列举。但是各家的测试方案中,都没有涉及到合并单元对于对时源异常情况的测试,无法检验合并单元对于对时源误码的防误能力,因此无法完整测试合并单元的对时性能;另外市面上也没有见过能产生IRIG-B信号异常情况的对时源,用于合并单元的测试。
技术实现思路
本专利技术的目的是:针对合并单元对时测试方法的欠缺,提供一种方便应用于合并单元对时测试装置,通过两种方式测试合并单元的对时、守时性能,一种是转发外部对时源信号给合并单元,提供对对时源信号的监视,出现异常情况时用于分析合并单元的对时性能;另一种是直接产生IRIG-B码的异常情况,用于测试合并单元的异常情况下的对时性能,检验合并单元对时的防误能力。为了达成上述目的,本专利技术的技术方案为:合并单元对时测试装置,包括对时模块、开关量模块、GOOSE收发模块,SV收发模块;所述对时模块透传转发外部对时源的IRIG-B对时信号给合并单元,并对外部对时源信号提供监视录波功能,同时接收合并单元的秒脉冲信号,用于合并单元的对时和守时功能测试;自产IRIG-B正常及异常信号,用于合并单元及需要对时测试的装置的测试;开关量模块,用于输出常规开关量,使合并单元产生GOOSE或者SOE报文,以提取合并单元时标,用于对时判断;GOO ...
【技术保护点】
合并单元对时测试装置,其特征在于:包括对时模块、开关量模块、GOOSE收发模块和SV收发模块;所述对时模块采用FPGA芯片,透传转发外部对时源的IRIG‑B对时信号给合并单元,对外部对时源信号提供监视录波功能,接收合并单元的秒脉冲信号,用于合并单元的对时和守时功能测试;对时模块自产IRIG‑B正常及异常信号,用于合并单元及需要对时性能测试的装置的测试;所述FPGA芯片解码IRIG‑B信号,监视信号的完整性,对IRIG‑B编码中的“P”码、“0”码,“1”码提供监视,对于异常编码进行统计,异常情况触发录波,将IRIG‑B信号波形录下来,对比验证合并单元的功能,同时也验证对时源信号质量;所述开关量模块用于输出常规开关量,使合并单元产生GOOSE或者SOE报文,以提取合并单元时标,用于对时判断;所述GOOSE收发模块订阅和发布GOOSE信号,对收到的GOOSE报文附上精准时标,对GOOSE变位生成SOE报文,用于对时判断;所述SV收发模块给合并单元施加过程层模拟量数据,对收到的收到的SV报文附上精准时标,解析SV报文中的时标同步位,辅助对时测试。
【技术特征摘要】
1.合并单元对时测试装置,其特征在于:包括对时模块、开关量模块、GOOSE收发模块和SV收发模块;所述对时模块采用FPGA芯片,透传转发外部对时源的IRIG-B对时信号给合并单元,对外部对时源信号提供监视录波功能,接收合并单元的秒脉冲信号,用于合并单元的对时和守时功能测试;对时模块自产IRIG-B正常及异常信号,用于合并单元及需要对时性能测试的装置的测试;所述FPGA芯片解码IRIG-B信号,监视信号的完整性,对IRIG-B编码中的“P”码、“0”码,“1”码提供监视,对于异常编码进行统计,异常情况触发录波,将IRIG-B信号波形录下来,对比验证合并单元的功能,同时也验证对时源信号质量;所述开关量模块用于输出常规开关量,使合并单元产生GOOSE或者SOE报文,以提取合并单元时标,用于对时判断;所述GOOSE收发模块订阅和发布GOOSE信号,对收到的GOOSE报文附上精准时标,对GOOSE变位生成SOE报文,用于对时判断;所述SV收发模块给合并单元施加过程层模拟量数据,...
【专利技术属性】
技术研发人员:李兴建,笃峻,于哲,刘鹏,赵玉灿,黄辉,
申请(专利权)人:南京南瑞继保电气有限公司,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。