非易失性半导体存储装置制造方法及图纸

本发明专利技术提供一种非易失性半导体存储装置。存储器阵列(10)除了分别包含单元晶体管(TC)和与该单元晶体管(TC)的一端连接的变阻元件(RR)的多个存储器单元(11)呈矩阵状配置之外，还具备具有MOS晶体管(MTC)的单元晶体管能力测定单元(12)。利用单元晶体管能力测定单元(12)，使变阻元件(RR)的低电阻状态以及高电阻状态的电阻值与单元晶体管(TC)的偏差无关地稳定化，从而非易失性半导体存储装置的读出特性以及可靠性特性得以提升。

【技术实现步骤摘要】
非易失性半导体存储装置
本专利技术涉及搭载有变阻元件和用于选择该变阻元件的单元晶体管被串联连接而成的变阻型存储器单元的非易失性半导体存储装置，尤其涉及与单元晶体管的偏差无关地使低电阻状态以及高电阻状态的电阻值稳定化来提升读出特性以及可靠性特性的技术。
技术介绍
近年来，伴随着电子设备、尤其是移动电话(智能手机)、便携式音乐播放器、数码相机、平板终端等的需求增加，非易失性半导体存储装置的需求不断提高，实现大容量化、小型化、快速改写、快速读出、低耗电动作的技术开发正在积极开展。目前主打的非易失性存储器为闪存，但闪存的改写时间为微秒或毫秒级，为低速，故成为阻碍搭载有非易失性存储器的成套设备的性能提升的要因。近年来，与闪存相比可实现快速且低耗电的改写的新的非易失性存储器的开发正在积极开展。例如有将变阻型元件用于存储元件的变阻型存储器(ReRAM：ResistiveRandomAccessMemory)等。变阻型存储器可以实现改写时间为纳秒级这样的快速改写，而且改写时所需的电压在闪存中需要10V以上，但在变阻型存储器中可以实现1.6V左右的改写，因此可以实现非易失性存储器的低耗电化。在专利文献本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，其特征在于，具备：存储器单元，包括第1晶体管和与所述第1晶体管连接的变阻元件；第1数据线，与所述变阻元件连接；第2数据线，与所述第1晶体管连接；单元晶体管能力测定单元，与所述第1数据线和所述第2数据线连接，并且包括第2晶体管；位线驱动器，对所述第1数据线进行驱动；源极线驱动器，对所述第2数据线进行驱动；位线调整器，供给第1电压；源极线调整器，供给第2电压；位线开关，被配置在所述位线驱动器与所述位线调整器之间；和源极线开关，被配置在所述源极线驱动器与所述源极线调整器之间，所述位线开关选择将所述第1电压或第3电压供给到所述位线驱动器，所述位线驱动器将所述第1电压或所述第...

【技术特征摘要】
2013.02.19 JP 2013-0302281.一种非易失性半导体存储装置，其特征在于，具备：存储器单元，包括第1晶体管和与所述第1晶体管连接的变阻元件；第1数据线，与所述变阻元件连接；第2数据线，与所述第1晶体管连接；单元晶体管能力测定单元，与所述第1数据线和所述第2数据线连接，并且包括第2晶体管；位线驱动器，对所述第1数据线进行驱动；源极线驱动器，对所述第2数据线进行驱动；位线调整器，供给第1电压；源极线调整器，供给第2电压；位线开关，被配置在所述位线驱动器与所述位线调整器之间；和源极线开关，被配置在所述源极线驱动器与所述源极线调整器之间，所述位线开关选择将所述第1电压或第3电压供给到所述位线驱动器，所述位线驱动器将所述第1电压或所述第3电压施加到所述第1数据线，所述源极线开关选择将所述第2电压或第4电压供给到所述源极线驱动器，所述源极线驱动器将所述第2电压或所述第4电压施加到所述第2数据线。2.一种非易失性半导体存储装置，其特征在于，具备：存储器单元，包括第1晶体管和与所述第1晶体管连接的变阻元件；第1数据线，与所述变阻元件连接；第2数据线，与所述第1晶体管连接；参考单元，生成读出动作时的参考电流或参考电压，所述参考单元连接在第3数据线和第4数据线之间；单元晶体管能力测定单元，与所述第3数据线和所述第4数据线连接，并且包括第2晶体管；位线驱动器，对所述第3数据线进行驱动；源极线驱动器，对所述第4数据线进行驱动；位线调整器，供给第1...

【专利技术属性】
技术研发人员：中山雅义，河野和幸，持田礼司，高桥桂太，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本,JP