一种提高全双工通信系统的射频消干扰能力的装置制造方法及图纸

本发明专利技术涉及一种能够提高同频同时全双工通信系统中射频消干扰能力的方法。该方法在射频消干扰部分通过基带采样信号能够分别测量出自干扰链路和消干扰链路中的延迟时间，系统中的CPU进而以此为依据来控制延迟线的延迟时间，使两条链路的延迟时间达到匹配，这样就能获得更高的射频消干扰能力。在算法上通过插值的方法来实现高精度时间的提取。由于同频同时全双工系统中的发射天线和接收天线之间的距离非常近，故接收机收到的自干扰信号非常强，远端的目标信号相对于自干扰信号来说很弱。这样，测量自干扰链路的延迟时间的信噪比就非常高，同样，消干扰链路中信号的信噪比也非常高，故这种方法在两条链路上都能够获得极高的时间测量精度，时间进度越高，射频消干扰效果越好。

A linear phase changer for radio frequency signals

【技术实现步骤摘要】
一种射频信号线性相位改变器
本专利技术涉及全双工无线通信领域里自干扰链路和消干扰链路中延迟时间的精确测量的方法，用此测得的时间的来调节延迟线的延迟时间可以改变载波的相位，使同频同时全双工通信系统的消干扰能力大大增强。具体涉及一种同频同时全双工通信系统中增强射频消干扰能力的方法，属于无线通信领域。
技术介绍
当今，无线通信的用户需求呈爆炸式增长，而频谱资源却几近枯竭，这就要求人们研究频谱效率更高的通信方法。同频同时全双工技术(Co-frequencyCo-timeFullDuplex，CCFD)就是这样一种能够将频谱效率提高一倍的通信方式。然而CCFD技术要想在实际应用中推广，必须提高自干扰消除能力，其中射频消干扰是自干扰消除中的一项重要技术。该技术从发射机中提取一份射频信号作为射频参考信号，经过反相、衰减、延迟等操作构造出自干扰信号，然后再让接收机减去该构造的信号，从而得到射频干扰消除后的信号。在这个过程中，延迟线的调节至关重要，研究发现，信号频带越宽，消干扰链路和自干扰链路之间延迟时间的差异就应该越小，否则射频消干扰的能力就会急剧减少。如何控制延迟线的延迟时间以及如何测量自干扰链路和消干扰链路中的延迟时间差将是重要的问题，这对自干扰的消除量有至关重要的决定作用，本专利正是提出了这两个问题的解决方法，从而提高射频干扰消除能力。
技术实现思路
本专利提出了一种通过精确测量全双工通信中自干扰链路和消干扰链路延迟时间以达到准确调节射频消干扰电路中射频延迟线的延迟时间，从而大大提高了全双工通信的射频消干扰能力，具有巨大的使用价值。本专利所提出的时间测量的精度可达到纳秒量级。本专利技术的技术方案如下：一种旨在提高同频同时双工的射频消干扰能力的通信方法，其特征在于，将同频同时全双工通信系统的射频消干扰电路设计成如图1所示的结构。图中发射信号经过功率放大器放大之后由发射天线发射出去，接收天线同时接收远端的目标信号。发射机和接收机同时工作在相同的频带，即系统工作在同频同时全双工模式。所述的射频消干扰电路，其中射频参考信号从发射机的功放位置取得，而不是从数字/模拟转换器(DAC)处获取。这样做的好处是射频参考信号中包含和干扰信号一样的非线性因素，这些因素包括发射机的调制器的IQ路不平衡、相位噪声、功率放大器的非线性等。所述的CCFD的射频消干扰电路由移相器、幅度衰减器和可调延迟器组成单抽头的射频消干扰结构。所述的CCFD的射频消干扰电路结构中还包括一个中央处理器部件，该部件用来控制移相器的相位、衰减器的幅度和延迟线的延迟时间。该中央处理器部件可以是一款集成CPU、DSP(数字信号处理器)处理器或者FPGA(可编程逻辑阵列)中的软核处理器。所述的CCFD的射频消干扰电路结构中还包括一个用于提取高精度延迟时间的数字信号处理部件(简称为时间测量电路)，该部件可以是一块FPGA，也可以是一款经过流片之后生产出来的专用芯片。不管是哪种设备，都不能成为对本专利的限制。所述的CCFD的射频消干扰电路中的延迟线的延迟时间的步进和精度的选择根据所传输信号的带宽来决定，当信号的带宽越宽时，所选择的延迟线的延迟时间的步进需要越小，精度需要越高。具体来说，假设信号的带宽为B赫兹，那么延迟线的时间步进为：延迟线的精度为：所述的CCFD的射频消干扰电路中包含两个可以被中央处理器部件控制的开关，第一个开关接通时表示发射机的信号可以送给发射天线，第二个开关表示通过功分器从功放处提取的射频参考信号能否输出。这两个开关分别叫开关1和开关2。所述的CCFD的射频消干扰电路中对延迟线的延迟时间的控制是通过如下步骤实现的：①先令开关1接通、开关2不通，此时接收链路中只有干扰信号，再使用时间测量电路测量接通的链路(即自干扰链路)的延迟时间TSI；②再令开关2接通、开关1不通，此时接收电路中只有消干扰信号，同样地，使用时间测量电路测量消干扰链路中的延迟时间为TC；③比较TSI与TC之间的大小，当TSI＞TC时，则调节延迟线多延迟TSI-TC的时间，当TSI≤TC时，调节延迟线少延迟TC-TSI的时间。所述的CCFD的射频消干扰电路中的时间测量电路通过如下的方法进行高精度的时间测量。时间测量使用原通信系统中的发射机及接收机进行，不是通过原子钟之类的额外设备进行。时间测量电路中的发射机的DA转换器和接收机中的AD转换器由同一个时钟控制，该时钟的频率精度不能低于1ppm，设该时钟的周期为T，采样频率为fs，fs不低于信号带宽的2倍。时间测量电路中有一个时钟计数器，可对AD与DA的时钟的上升沿进行计数，每来一个上升沿则计数器增加1。时间测量电路中增加一种新的数据帧结构，专门用来测量时间。该数据帧由两部分组成，第一部分为方波的伪随机序列，第二部分为chirp码，帧结构示意图见图2。伪随机序列用来提取粗精度时间，chirp码用来提取高精度时间。其中PN序列的带宽限制在通信信号的带宽之内，但PN序列的码元速率不能过低，即不要低于信号带宽的三分之一。Chirp码的带宽等于通信信号所用的带宽，且单个chirp码内的采样点数不能少于80个，假设单个chirp的采样点数为N1Chirp。PN序列重复的次数为1，而chirp码的重复次数为至少10次，假设次重复次数为m次。时间测量电路的测量过程如下，这里以测量干扰信号链路的延迟时间为例，消干扰链路的延迟时间的测量与此相同。首先让发射机开始发射信号，记录此时时钟计数器的计数值，假设为N1。此时，接收机用本地PN序列与AD采样得到的数据进行相关操作，再对此相关结果寻找相关峰，记录相关峰所对应的时钟计数器的计数值，假设为N2。第二步是利用本地储存的chirp码对接收信号中的chirp序列进行相关操作，会获得m个chirp相关峰。第三步是将这m个chirp相关峰序列累加起来，得到一个合并后的chirp相关峰序列。第四步是对这个合并了的chirp相关峰序列做插值操作，从而得到高精度的相关峰序列；插值是围绕在相关峰序列的最大值周围的。Chirp插值的倍数NInterp由采样周期T和期望得到的延迟线步进TB所决定，即需要满足：其中ceil(x)表示取大于或等于x的最小的整数。这NInterp个高精度插值后序列的编号分别是0，1，2，...，NInterp-1，其中必有一个和相关峰的最大值是对应的，假设第NM个点和Chirp相关峰的最大值对应。第五步是求这NInterp高精度的相关峰序列中的最大者，假设第NMax个编号的最大，那么测得的干扰信号链路的延迟时间的表达式为：时间测量电路同时也使用多次测量求平均值的方法来提高测量的精度，即让测时间的帧多发送几次，假设共发射了Nx次，求出这Nx测量结果的和，再除以Nx即得到链路中干扰信号的延迟时间和消干扰链路的延迟时间。附图说明图1全双工节点通信结构。图2高精度测时间信号的帧结构。图3高精度时间插值细化示意图。具体实施方式(一)全双工系统的硬件搭建将同频同时全双工通信系统的射频消干扰电路设计成如图1所示的结构。系统主要包括的部件如下，发射和接收天线(或者收发一体的环路器天线)、2个程控开关、功分器、合路器等、发射端功率放大器、上下变频器、AD转换器、DA转换器、采样时钟发生器、中央处理器、时钟计数器、数字信号处本文档来自技高网...

【技术保护点】
一种提高全双工通信系统的射频消干扰能力的硬件结构，主要有下面特征，1)所述的射频消干扰电路，射频参考信号从发射机的功分器的一个输出口引出。2)射频消干扰电路由移相器、幅度衰减器和可调延迟器组成单抽头的射频消干扰结构。3)射频消干扰电路结构中包含的两个电子开关，可受CPU控制，分别用来控制射频发射机链路和消干扰链路的连通与断开，以分别对这两条链路进行延迟时间的测量。4)所述的CCFD的射频消干扰电路结构中包含一个中央处理器部件，主要用来控制移相器的相位、衰减器的幅度、延迟线的延迟时间以及开关1、2的通与断。5)所述的CCFD的射频消干扰电路结构中包含一款用于提取高精度延迟时间的数字信号处理部件(简称为时间测量电路)。6)所述的CCFD的射频消干扰电路结构中的AD和DA的采样控制时钟为同一个。7)时间测量电路中包含一款时钟计数器，可对AD与DA的时钟的上升沿沿进行计数。

【技术特征摘要】
1.一种提高全双工通信系统的射频消干扰能力的硬件结构，主要有下面特征，1)所述的射频消干扰电路，射频参考信号从发射机的功分器的一个输出口引出。2)射频消干扰电路由移相器、幅度衰减器和可调延迟器组成单抽头的射频消干扰结构。3)射频消干扰电路结构中包含的两个电子开关，可受CPU控制，分别用来控制射频发射机链路和消干扰链路的连通与断开，以分别对这两条链路进行延迟时间的测量。4)所述的CCFD的射频消干扰电路结构中包含一个中央处理器部件，主要用来控制移相器的相位、衰减器的幅度、延迟线的延迟时间以及开关1、2的通与断。5)所述的CCFD的射频消干扰电路结构中包含一款用于提取高精度延迟时间的数字信号处理部件(简称为时间测量电路)。6)所述的CCFD的射频消干扰电路结构中的AD和DA的采样控制时钟为同一个。7)时间测量电路中包含一款时钟计数器，可对AD与DA的时钟的上升沿沿进行计数。2.一种能进行高精度时间测量的电路和算法，通过设计特殊的帧结构来进行时间测量，帧结构具有如下特点，1)帧的前面部分为方波的伪随机序列，后面部分为chirp序列；2)方波的带宽设计成等于基带信号的带宽，且码元速率不低于带宽的1/3；3)chirp码的带宽设计成和基带信号的带宽相等，每个chirp码的采样点数不低于80个，设该采样点数等于N1Chirp，且chirp码重复出现的次数不低于10次，设该重复出现的次数为m。3.一种能提高时间测量精度的电路和算法，其中关键参数由下述方法确定，1)假设信号的带宽为B赫兹，所述的CCFD的射频消干扰电路中的延迟线的延迟时间的步进2)时间测量电路中的高精度时间通过对AD直接采样Chirp得到的粗精度的相关结果进行插值得到，Chirp插值的倍数NInterp由采样周期T和期望得到的延迟线步进TB所决定，即需要满足，其中ceil(x)表示取大于或等于x的最小整数。4.所述的CCFD的射频消干扰电路中对延迟线的延迟时间的控制是通过如下步骤实现的，1)先令开关1接通、开关2不...

【专利技术属性】
技术研发人员：焦秉立，段晓辉，马猛，刘三军，
申请(专利权)人：北京大学天津滨海新一代信息技术研究院，
类型：发明
国别省市：天津,12