比较器和存储器区域检测电路和方法技术

本申请涉及比较器和存储器区域检测电路和方法。比较器电路包括进位保留加法器CSA电路，该CSA电路关于在第一输入值、第二输入值、与第一输入值和第二输入值相关联的进位输入值以及第三输入值中的对应位位置，生成部分和位的集合和进位位的集合，该CSA电路包括反相器电路，以提供第三输入值和由第一输入值和第二输入值组成的组之间的相对取反；以及组合器电路，以将部分和位的集合、在更高有效位方向被偏移预定数量的位进位位的集合、进位输入值以及1进行组合，以生成至少进位输出位；其中，进位输出位指示第三输入值是否大于第一输入值和第二输入值的和。

Comparator and memory area detection circuit and method

This application involves a comparator and a memory area detection circuit and method. Carry save adder comparator circuit includes CSA circuit, the CSA circuit on the first input value, second input values, and the first input value and the second input values associated with binary input value and the input value corresponding to the third in position, the generating part and the collection of and carry bit set, the CSA circuit includes an inverter circuit third, to provide the input value and the input value from the first and second input values relative between the group consisting of the counter; and combiner circuit, and a part to be set, in the higher effective direction is offset by a predetermined number of bits bits set, binary input value and the 1 are combined to generate at least the carry output; the carry output indicating whether the input value is greater than the first third and second of the input value and the input value.

【技术实现步骤摘要】
比较器和存储器区域检测电路和方法
本公开涉及比较器、存储器区域检测、和方法。
技术介绍
比较器电路可以用于检测被测值是高于还是低于阈值。这种电路的使用的示例被发现在存储器区域检测电路中。这可以被用在例如需要知道存储器地址是高于还是低于阈值地址、或(如果使用两个分别的阈值)它是否位于上限和下限地址定义的存储器区域内的情况中。例如，一个或多个属性(诸如可编程属性)可以与存储器区域相关联，使得存储器地址是否落入该区域的检测可以被用于依赖那些一个或多个属性而控制对该地址的存储器访问。这样属性的一个示例是指示写入操作是否可以对该存储器区域执行的属性。这样属性的另一示例是请求实体(例如，应用或虚拟机)是否具有访问存储器区域的许可。一些先前提议的布置使用所谓的位掩码，其中地址位的子集与预定值比较，使得如果位子集匹配掩码，则地址被检测到位于存储器区域中。然而，这要求存储器区域与由特定地址位表示的边界对齐，并且仅允许在存储器区域的尺寸和对齐方面的有限灵活性。使用位掩码实现单个任意存储器区域可能要求大量的单个掩码。因此，在其他布置中，使用算术比较。这里，被测存储器地址通过与上限和下限地址的算术比较而进行比较，以检测被测地址是否位于由上限和下限地址所定义的存储器区域中。然而，该算术比较可能导致一种地址比较，这种地址比较可能处于存储器和处理器性能的关键路径上，从而强加对应于执行该比较所花费的时间的延迟。
技术实现思路
在示例布置中，提供了比较器电路，包括：进位保留加法(CSA)电路，用来关于在第一输入值、第二输入值、与第一和第二输入值相关联的进位输入值、以及第三输入值中的相应位位置，生成部分和位的集合和进位位的集合，该CSA电路包括相器电路，以提供在第三输入值和由第一和第二输入值组成的组之间的相对取反；以及组合器电路，以将部分和位的集合、在更高有效位方向上被偏移预定数量的位的进位位的集合、进位输入值、以及1进行组合，以生成至少进位输出位；其中，进位输出位指示第三输入值是否大于第一和第二输入值的和。在另一示例布置中，提供一种比较器电路，包括：进位保留加法(CSA)装置，用于关于第一输入值、第二输入值、与第一和第二输入值相关联的进位输入值、以及第三输入值中的相应位位置，生成部分和位的集合和进位位的集合，该CSA装置包括用于提供在第三输入值和由第一和第二输入值组成的组之间的相对取反的反相器装置；以及组合器装置，以将部分和位的集合、在更高有效位方向上被偏移预定数量的位的进位位的集合、进位输入值以及1进行组合，以生成至少进位输出位；其中，进位输出位指示第三输入值是否大于第一和第二输入值的和。在另一示例的布置中，提供了一种方法，包括：由进位保留加法，关于第一输入值、第二输入值、与第一和第二输入值相关联的进位输入值、以及第三输入值中的相应的位位置，生成部分和位的集合和进位位的集合，该生成步骤包括提供在第三输入值与由第一和第二输入值组成的组之间的相对取反；以及将部分和位的集合、在更高有效位方向上被偏移预定数量的位的进位位的集合、进位输入值以及1进行组合，以生成至少进位输出位；其中，进位输出位指示第三输入值是否大于第一和第二输入值的和。本技术的其他各方面和特征由所附权利要求书定义。附图说明本技术将参考附图中所述的实施例，仅以示例的方式被进一步描述，其中：图1示意性地示出了存储器区域；图2和图3示意性地示出了存储器区域属性数据；图4示意性地示出了数据处理系统；图5示意性地示出了存储器地址生成器；图6示意性地示出了存储器保护单元；图7到图9提供了区域数据的示意性示例；图10示意性地示出了存储器保护单元；图11示意性地示出了进位保留加法电路；图12示意性地示出了比较器电路；图13示意性地示出了存储器保护单元；图14示意性地示出了第一CSA电路；图15示意性地示出了第二CSA电路；图16示意性地示出了观测点电路；图17示意性地示出了饱和加法器；以及图18是示出了方法的示意流程图。具体实施方式在参考附图讨论实施例之前，提供了实施例的以下描述。示例实施例提供了一种比较器电路，包括：进位保留加法(CSA)电路，以关于第一输入值、第二输入值、与第一和第二输入值相关联的进位输入值、以及第三输入值中的相应位的位置，生成部分和位的集合和进位位的集合，该CSA电路包括反相器电路，以提供在第三输入值与由第一和第二输入值组成的组之间的相对取反；以及组合器电路，以将部分和位的集合、在更高有效位方向被偏移预定数量的位的进位位的集合、进位输入值以及1进行组合，以生成至少进位输出位；其中，进位输出位指示第三输入值是否大于第一和第二输入值的和。示例实施例认识到在算术比较器中涉及的延迟与在多位比较中解析进位链相关。示例实施例还认识到进位保留加法(CSA)是用于计算将三个值相加的结果而不会导致这样严重的延迟的技术。示例实施例还认识到在第一和第二值之间的比较可以在当这些值中的一个被另一个相减时被表达为进位，并且二进制减法可以被视为反码加上1的和。根据输出信号需要的极性，比较器电路可以包括输出位反相器，以将进位输出位取反。在示例中，预定数量的位是1位。代替第一和第二值的和，可以使用替代值，使得选择器被配置为可选地将第一和第二输入值中的一个设置为0。在一些示例中，CSA电路被配置为根据第一输入值、第二输入值、和第三输入值的反码来生成部分和位的集合和进位位的集合。在这些示例中，进位保留加法电路可以包括：第一电路，以将成对的第一输入值的位和第二输入值的位进行组合，以生成相应的中间部分和位和相应的中间进位位；以及第二电路，以将中间部分和位和中间进位位与第三输入值的反码进行组合。在另一示例中，CSA电路被配置为根据第一输入值的反码、第二输入值的反码以及第三输入值来生成部分和位的集合和进位位的集合。在这些示例中，进位保留加法电路可以包括：第一电路，以将成对的第一输入的反码的位和第二输入值的反码的位进行组合以生成相应的中间部分和位和相应的中间进位位；以及第二电路，以将中间部分和位和中间进位位与第三输入值进行组合。这种比较器电路可以在存储器区域检测电路(例如，存储器保护电路或观测点电路)情况下是有用的，该存储器区域检测电路包括：检测器，以检测被测存储器地址是否位于由下限和上限定义的存储器地址范围内，该检测器包括：第一比较器电路，其中，第三输入值表示下限；以及第二比较器电路，其中，第三输入值表示上限；输出电路，以根据来自第一和第二比较器电路的进位输出位生成输出标志；其中，被测存储器地址被形成为第一输入值、第二输入值、和进位输入值的和，并且输出标志指示被测存储器地址是否位于由下限和上限所定义的存储器地址范围内。这种布置由于减少了解析多个进位链的需求，因此可以比先前提议的使用算术比较器的电路更快地操作。例如，可以使用两个或更多检测器，其中每个具有各自的上限和下限。在该示例中，电路可以被用于将来自两个或更多检测器的输出标志进行组合以生成存储器地址是否位于由下限和上限所定义的存储器地址范围内的指示。为了减少电路的数量，进而减少示例集成电路实现方式中的面积的使用，检测器的每个具有各自的第二电路；并且两个或更多检测器使用公共的第一电路。为了提供总线地址，例如，地址生成器可以被用于从第一输入值、第二输入值、以本文档来自技高网...

【技术保护点】
一种比较器电路，包括：进位保留加法CSA电路，用来关于第一输入值、第二输入值、与所述第一输入值和第二输入值相关联的进位输入值、以及第三输入值中的相应位位置，生成部分和位的集合和进位位的集合，所述CSA电路包括反相器电路，以提供在所述第三输入值和由所述第一输入值和第二输入值组成的组之间的相对取反；以及组合器电路，以将所述部分和位的集合、在更高有效位方向上被偏移预定数量的位的进位位的集合、所述进位输入值、以及1进行组合，以生成至少进位输出位；其中，所述进位输出位指示所述第三输入值是否大于所述第一输入值和第二输入值的和。

【技术特征摘要】
2016.09.14 GB 1615639.01.一种比较器电路，包括：进位保留加法CSA电路，用来关于第一输入值、第二输入值、与所述第一输入值和第二输入值相关联的进位输入值、以及第三输入值中的相应位位置，生成部分和位的集合和进位位的集合，所述CSA电路包括反相器电路，以提供在所述第三输入值和由所述第一输入值和第二输入值组成的组之间的相对取反；以及组合器电路，以将所述部分和位的集合、在更高有效位方向上被偏移预定数量的位的进位位的集合、所述进位输入值、以及1进行组合，以生成至少进位输出位；其中，所述进位输出位指示所述第三输入值是否大于所述第一输入值和第二输入值的和。2.根据权利要求1所述的比较器电路，包括输出位反相器以将所述进位输出位取反。3.根据权利要求1所述的比较器电路，其中，所述预定数量的位为1位。4.根据权利要求1所述的比较器电路，包括被配置为可选择地将所述第一输入值和第二输入值中的一个设置为0的选择器。5.根据权利要求1所述的比较器电路，其中，所述CSA电路被配置为根据所述第一输入值、所述第二输入值、和所述第三输入值的反码，生成所述部分和位的集合和进位位的集合。6.根据权利要求5所述的比较器电路，其中，所述进位保留加法电路包括：第一电路，以将成对的所述第一输入值的位和所述第二输入值的位进行组合，以生成相应的中间部分和位和相应的中间进位位；以及第二电路，以将所述中间部分和位和所述中间进位位与所述第三输入值的反码进行组合。7.根据权利要求1所述的比较器电路，其中，所述CSA电路被配置为根据所述第一输入值的反码、所述第二输入值的反码、和所述第三输入值来生所述部分和位的集合和进位位的集合。8.根据权利要求7所述的比较器电路，其中，所述进位保留加法电路包括：第一电路，以将成对所述第一输入值的反码的位和所述第二输入值的反码的位进行组合，以生成相应的中间部分和位和相应的中间进位位；以及第二电路，以将所述中间部分和位和中间进位位与所述第三输入值进行组合。9.一种存储器区域检测电路，包括：检测器，以检测被测存储器地址是否位于由下限和上限定义的存储器地址范围内，所述检测器包括：根据权利要求1所述的第一比较器电路，其中，所述第三输入值表示所述下限；以及根据权利要求1所述的第二比较器电路，其中，所述第三输入值表示所述上限；输出电路，以根据来自所述第一比较器电路和所述第二比较器电路的所述进位输出位来生成输出标志；其中，所述被测存储器地址被形成为所述第一输入值、所述第二输入值和所述进位输入值的和，并且所述输出标志指示所述被测存储器地址是否位于由所述下限和所述上限定义的所述存储器地址范围内。10.根据权利要求9所述的存储器区域检测电路，包括两个或更多检测器，每个具...

【专利技术属性】
技术研发人员：西蒙·约翰·克拉斯克，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国,GB