混合基数超前进位加法器架构制造技术

本文所描述的实施例涉及混合基数超前进位加法器以及由其执行的方法。混合基数超前进位加法器包括多个超前进位级，其中每个级可以具有不同的基数。每个级在输入比特上操作，为每个比特创建并实现传播信号和生成信号。超前进位级还计算输入的XOR，输入的XOR被转发到最终超前进位级。初始和随后的超前进位级的元件被布置为使得传播输出和生成输出信号中的每一个通过最小数目的无源传输线传递。混合基数超前进位加法器的最终级包括：XOR逻辑门，被配置为从中间超前进位级接收生成输出并将从中间超前进位级接收的生成输出与从最初超前进位级转发的所计算的XOR信号进行XOR，以产生输入比特的和。

Hybrid cardinality forward adder architecture

The examples described in this article relate to the mixed cardinal precarry adder and the method executed by it. The mixed cardinal pretake adder consists of a number of super forward level levels, each of which can have a different base. Each level is operated on the input bit, creating and realizing the propagating signal and generating signal for each bit. The advanced carry level also calculates the input XOR, and the input XOR is forwarded to the final super forward level. The initial and subsequent super advanced level elements are arranged to transmit each output and generate the output signal through the smallest number of passive transmission lines. The final stage of mixed base carry lookahead adder includes XOR logic gates, configured to carry lookahead stage receives the output from the intermediate and advanced generation output carry stage receives from the middle and moving forward from the initial level forwarding of the calculated XOR XOR signal, to generate input bits and.

【技术实现步骤摘要】
【国外来华专利技术】混合基数超前进位加法器架构
技术介绍
逻辑门可以被用于执行不同形式的计算。例如，与(AND)门可以向指定的输入集合提供已知输出。或(OR)、异或(XOR)和其他类型的逻辑门也是如此。这些门然后可以被组合以执行特定的功能。在某些情况下，逻辑门可以被组合来形成加法器。加法器可能能够接收某些输入并将输入加在一起来创建和。如同手动做加法一样，可能需要将一些数字或比特进位来获得适当的和。对于非常大的数字，可能需要将多个比特进位。
技术实现思路
本文所描述的实施例涉及混合基数超前进位加法器以及由其执行的方法。超前进位加法器被称为“混合基数”，是因为其内部元件包括至少两个不同的基数的超前进位级。在一个实施例中，提供了混合基数超前进位加法器，其包括：具有元件的初始超前进位级，被配置为接收输入比特以及为每个比特创建初始传播信号和生成信号并且进一步计算被转发到最终超前进位级的输入的XOR。混合基数超前进位加法器进一步包括指定基数的、具有元件的第一中间超前进位级，第一中间超前进位级被配置为从初始超前进位级接收传播信号和生成信号，并基于此来计算其自身的传播输出信号和生成输出信号。另外，混合基数超前进位加法器包括与第一中间超前进位级的基数不同的指定基数，具有元件的第二中间超前进位级。第二中间超前进位级被配置为从第一中间超前进位级接收传播输出信号和生成输出信号，并基于此计算其自身的生成输出信号。初始超前进位级的元件、第一中间超前进位级的元件以及第二中间超前进位级的元件被布置为使得传播输出和生成输出信号中的每一个经过最小数目的无源传输线传递。元件的该布置减少了加法器内的延迟。混合基数超前进位加法器还包括包括XOR逻辑门的最终超前进位级，被配置为接收来自第二中间超前进位级的生成输出并将从第二中间超前进位级接收的生成输出与从初始超前进位级转发的所计算的XOR信号进行XOR，以产生输入比特的和。在另一实施例中，提供了包括以下步骤的方法：在具有各种元件的初始超前进位级处接收多个输入比特。方法接下来包括：在初始超前进位级处针对每个比特创建初始传播信号和生成信号，并且进一步计算被转发到最终超前进位级的输入的XOR；在指定基数的、具有元件的第一中间超前进位级处接收来自初始超前进位级的传播信号和生成信号；以及在第一中间超前进位级处，基于从初始超前进位级接收的传播信号和生成信号，计算传播输出和生成输出。方法进一步包括：在与第一中间超前进位级的基数不同的指定基数的、具有一个或多个元件的第二中间超前进位级处，接收来自第二中间超前进位级的传播信号和生成信号；以及在第二中间超前进位级处，基于从第一中间超前进位级接收的传播输出和生成输出信号，计算生成输出信号。初始超前进位级的元件、第一中间超前进位级的元件以及第二中间超前进位级的元件被布置为使得传播输出和生成输出信号中的每一个通过最小数目的无源传输线传递。此外，方法包括：在包括XOR逻辑门的最终超前进位级处，从第二中间超前进位级接收生成输出；以及在最终超前进位级处，对从第二中间超前进位级接收的生成输出与从初始超前进位级转发的所计算的XOR信号进行XOR，以产生输入比特的和。提供本
技术实现思路
是为了以简化的形式介绍将在以下详细描述中进一步描述的一些概念。本
技术实现思路
并不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于帮助确定所要求保护的主题的范围。将在下面的描述中阐述附加的特征和优点，并且对于本领域的普通技术人员来说，根据描述，附加的特征和优点中的部分将是显而易见的，或者可以通过本文的教导的实践来习得。本文描述的实施例的特征和优点可以通过在所附权利要求中特别指出的仪器和组合来实现并获得。从下面的描述和所附权利要求，本文描述的实施例的特征将变得更加明显。附图说明为了进一步阐明本文所描述的实施例的以上特征和其他特征，将参考附图来呈现更具体的描述。可以理解，这些附图仅描绘了本文所描述的实施例的示例，并且因此不被认为是对其范围的限制。将通过使用附图，将利用附加的特征和细节来描述并解释实施例，在附图中：图1示出了混合基数超前进位加法器的一个示例实施例。图2示出了混合基数超前进位加法器的一个示例初始级元件。图3示出了混合基数超前进位加法器的一个示例基数-3中间级元件。图4示出了混合基数超前进位加法器的一个示例基数-2中间级元件。图5示出了混合基数超前进位加法器的一个示例最终级元件。图6示出了混合基数超前进位加法器的一个示意布线图。图7示出了混合基数超前进位加法器的一个备选示意布线图。图8示出了由混合基数超前进位加法器执行的、用于确定两个或更多个输入比特的和的示例方法的流程图。具体实施方式为了减少在做加法时执行进位操作所花费的计算时间，已引入了包括超前进位方法的各种方法。当前存在许多超前进位加法器的变体，例如，Kogge-Stone超前进位加法器。然而，根据使用哪个基数以及必要的级数的数目，这些加法器通常会经历高延迟。本文描述的实施例涉及混合基数超前进位加法器以及由其执行的方法。在一个实施例中，提供了混合基数超前进位加法器，混合基数超前进位加法器包括初始超前进位级，初始超前进位级具有被配置为接收输入比特并针对每个比特创建初始传播信号和生成信号并进一步计算被转发到最终超前进位级的输入的XOR的元件。混合基数超前进位加法器进一步包括指定基数的、具有元件第一中间超前进位级，第一中间超前进位级被配置为从初始超前进位级接收传播信号和生成信号，并基于此计算其自身的传播输出和生成输出信号。此外，混合基数超前进位加法器包括与第一中间超前进位级的基数不同的指定基数的、具有元件的第二中间超前进位级。第二中间超前进位级被配置为从第一中间超前进位级接收传播输出和生成输出信号，并基于此计算其自身的生成输出信号。初始超前进位级的元件、第一中间超前进位级的元件、以及第二中间超前进位级的元件被布置为使得传播输出和生成输出信号中的每一个经过最小数目的无源传输线传递。元件的该布置减少了加法器内的延迟。混合基数超前进位加法器还包括包括XOR逻辑门的最终超前进位级，被配置为从第二中间超前进位级接收生成输出，并将从第二中间超前进位级接收的生成输出与从初始超前进位级转发的所计算的XOR信号进行XOR，以产生输入比特的和。在另一实施例中，提供了包括以下步骤的方法：在具有各种元件的初始超前进位级处接收多个输入比特。方法接下来包括：在初始超前进位级处针对每个比特创建初始传播信号和生成信号，并进一步计算被转发到最终超前进位级的输入的XOR；在指定基数的、具有元件第一中间超前进位级处，从初始超前进位级接收传播信号和生成信号；以及在第一中间超前进位级处，基于从初始超前进位级接收的传播信号和生成信号，计算传播输出和生成输出。方法进一步包括：在与第一中间超前进位级的基数不同的指定基数的、具有一个或多个元件的第二中间超前进位级处，接收来自第二中间超前进位级的传播信号和生成信号；以及在第二中间超前进位级处，基于从第一中间超前进位级接收的传播信号和生成信号，计算生成输出信号。初始超前进位级的元件、第一中间超前进位级的元件以及第二中间超前进位级的元件被布置为使得传播输出和生成输出信号中的每一个经过最小数目的无源传输线传递。此外，方法包括：在包括XOR逻辑门的最终超前进位级处，从第二中本文档来自技高网...

【技术保护点】
一种混合基数超前进位加法器，包括以下各项：具有一个或多个元件的初始超前进位级，被配置为接收多个输入比特以及针对每个比特创建初始传播信号和生成信号，并进一步计算被转发到最终超前进位级的所述输入的XOR；指定基数的、具有一个或多个元件的第一中间超前进位级，被配置为从所述初始超前进位级接收所述传播信号和所述生成信号，并基于此计算其自身的传播输出信号和生成输出信号；与所述第一中间超前进位级的所述基数不同的指定基数的、具有一个或多个元件的第二中间超前进位级，被配置为从所述第一中间超前进位级接收所述传播输出信号和所述生成输出信号并基于此计算其自身的生成输出信号，其中所述初始超前进位级的所述元件、所述第一中间超前进位级的所述元件以及所述第二中间超前进位级的所述元件被布置为使得所述传播输出信号和所述生成输出信号中的每一个通过最少数目的无源传输线传递；以及包括XOR逻辑门的最终超前进位级，被配置为从所述第二中间超前进位级接收所述生成输出，并且对从所述第二中间超前进位级接收的所述生成输出与从所述初始超前进位级转发的计算的所述XOR信号进行XOR，以产生所述多个输入比特的和。

【技术特征摘要】
【国外来华专利技术】2015.06.16 US 14/740,8411.一种混合基数超前进位加法器，包括以下各项：具有一个或多个元件的初始超前进位级，被配置为接收多个输入比特以及针对每个比特创建初始传播信号和生成信号，并进一步计算被转发到最终超前进位级的所述输入的XOR；指定基数的、具有一个或多个元件的第一中间超前进位级，被配置为从所述初始超前进位级接收所述传播信号和所述生成信号，并基于此计算其自身的传播输出信号和生成输出信号；与所述第一中间超前进位级的所述基数不同的指定基数的、具有一个或多个元件的第二中间超前进位级，被配置为从所述第一中间超前进位级接收所述传播输出信号和所述生成输出信号并基于此计算其自身的生成输出信号，其中所述初始超前进位级的所述元件、所述第一中间超前进位级的所述元件以及所述第二中间超前进位级的所述元件被布置为使得所述传播输出信号和所述生成输出信号中的每一个通过最少数目的无源传输线传递；以及包括XOR逻辑门的最终超前进位级，被配置为从所述第二中间超前进位级接收所述生成输出，并且对从所述第二中间超前进位级接收的所述生成输出与从所述初始超前进位级转发的计算的所述XOR信号进行XOR，以产生所述多个输入比特的和。2.根据权利要求1所述的混合基数超前进位加法器，其中所述第一中间超前进位级是基数-3，并且所述第二中间超前进位级是基数-2。3.根据权利要求1所述的混合基数超前进位加法器，还包括：其中所述第二中间超前进位级计算传播信号和生成信号；具有指定基数的第三中间超前进位级，被配置为从所述第二超前进位级接收传播信号和生成信号，并基于此计算其自身的传播输出或生成输出；以及具有与所述第三中间超前进位级的所述基数不同的指定基数的第四中间超前进位级，被配置为从所述第三中间超前进位级接收所述传播信号和所述生成信号，并基于此计算其自身的生成输出。4.根据权利要求3所述的混合基数超前进位加法器，其中所述第一中间超前进位级是基数-3，所述第二中间超前进位级是基数-2，所述第三中间超前进位级是基数-3，并且所述第四中间超前进位级是基数-2。5.一种由混合基数超前进位加法器执行的方法，所述方法包括：在具有一个或多个元件的初始超前进位级处，接收多个输入比特；在所述初始超前进位级处，针对每个比特创建初始传播信号和生成信号并进一步计算被转发到最终超前进位级的所述输入的XOR；在指定基数的、具有一个或多个元件的第一中间超前进位级处，从所述初始超前进位级接收所述传播信号和所述生成信号；在所述第一中间超前进位级处，基于从所述初始超前进位级接收的所述传播信号和所述生成信号，计算传播输出和生成输出；在与所述第一中间超前进位级的所述基数不同的指定基数的、具有一个或多个元件的第二中间超前进位级处，从所述第一中间超前进位级接收所述传播信号和所述生成信号；在所述第二中间超前进位级处，基于从所述第一中间超前进位级接收的所述传播信号和所述生成信号来计算生成输出信号，其中所述初始超前进位级的所述元件、所述第一中间超前进位级的所述元件以及所述第二中间超前进位级的所述元件...

【专利技术属性】
技术研发人员：N·T·乔瑟夫森，S·B·斯豪克，
申请(专利权)人：微软技术许可有限责任公司，
类型：发明
国别省市：美国,US