自动测试样式生成的电路建模方法以及自动测试样式生成电路技术

本发明专利技术提供一种自动测试样式生成的电路建模方法、非暂态计算机可读存储介质以及自动测试样式生成电路，该电路包含：处理器；以及非暂态计算机可读存储介质，其上包含储存的指令，该些指令在由处理器运行时，执行自动测试样式生成的电路建模方法，该电路建模方法包含：接收一电路的模拟电路表示；以及通过用开关替换该模拟电路表示的模拟电路元件并将该电路中的错误建模为开关，产生该电路的开关级表示。因为本发明专利技术的自动测试样式生成的电路建模方法以及自动测试样式生成电路与非暂态计算机可读存储介质能够更高效地生成电路的自动测试样式。

An automatic test style generating circuit modeling method and automatic test style generating circuit

The invention provides an automatic test pattern generation circuit modeling method, the transient non computer readable storage medium and automatic test pattern generation circuit, the circuit comprising: a processor; transient and non computer readable storage medium, which contains the instructions stored in the instruction, the processor by running, automatic test pattern generation circuit modeling method the implementation contains the circuit modeling method: analog circuit receiving circuit; and a circuit element simulation by replacing the analog circuit with the switch and said error modeling in the circuit for the switch, the switch level circuit representation. Because the circuit modeling method and the automatic test pattern generation circuit and the non transient computer readable storage medium of the automatic test style of the invention can generate the automatic test pattern of the circuit more efficiently.

【技术实现步骤摘要】
自动测试样式生成的电路建模方法以及自动测试样式生成电路相关申请本申请要求于2016年8月30日申请的标题为“EfficientCell-AwareFaultModelingbySwitch-LevelTestGeneration”的号码为62/381,040的美国临时案的优先权，其整体被纳入以作参考。
本专利技术大体关于产生自动测试样式生成(automatictestpatterngeneration)的开关级别(switch-level)电路模型。
技术介绍
半导体芯片可测试来验证它们的操作。半导体芯片的测试必需要一个测试设备采用各信号样式的多种组合。基于现代集成电路的复杂度，需要测试的样式的数量可有成千上万。自动测试样式生成(自动测试样式生成)是指生成测试样式的各种排列(permutations)来彻底测试一芯片。测试样式生成依靠芯片上电路的模型来产生测试不同错误的测试样式。
技术实现思路
因此，本专利技术为解决测试电路的问题，特提供一种新的自动测试样式生成的电路建模方法以及自动测试样式生成电路与非暂态计算机可读存储介质。本专利技术一方面提供一种自动测试样式生成的电路建模方法，该电路本文档来自技高网...

【技术保护点】
一种自动测试样式生成的电路建模方法，该电路建模方法包含：接收一电路的模拟电路表示；以及通过用开关替换该模拟电路表示的模拟电路元件并将该电路中的错误建模为开关，产生该电路的开关级表示。

【技术特征摘要】
2016.08.30 US 62/381,040;2017.08.24 US 15/685,0341.一种自动测试样式生成的电路建模方法，该电路建模方法包含：接收一电路的模拟电路表示；以及通过用开关替换该模拟电路表示的模拟电路元件并将该电路中的错误建模为开关，产生该电路的开关级表示。2.如权利要求1所述自动测试样式生成的的电路建模方法，其特征在于，该模拟电路表示包含一网表，其用电阻与电容表示该电路中的寄生。3.如权利要求2所述自动测试样式生成的的电路建模方法，其特征在于，用开关替换该模拟电路表示的模拟电路元件的步骤包含：用关闭的开关替换至少一电阻及用一断开的开关替换至少一电容。4.如权利要求3所述的自动测试样式生成的电路建模方法，其特征在于，将该电路中的错误建模为开关的步骤包含：对短路电路建模为关闭的开关而对断开电路建模为断开的开关。5.如权利要求1所述的自动测试样式生成的电路建模方法，其特征在于，将该电路中的错误建模为开关的步骤包含：对短路电路建模为关闭的开关而对断开电路建模为断开的开关。6.如权利要求1所述的自动测试样式生成的电路建模方法，其特征在于，该自动测试样式生成是用该电路的该开关级表示来执行的。7.如权利要求1所述的自动测试样式生成的电路建模方法，其特征在于，该电路包含来自数字电路单元库的数字电路单元。8.一种非暂态计算机可读存储介质，其上包含储存的指令，该些指令在由处理器运行时，执行自动测试样式生成的电路建模方法，该电路建模方法包含：接收一电路的模拟电路表示；以及通过用开关替换该模拟电路表示的模拟电路元件并将该电路中的错误建模为开关，产生该电路的开关级表示。9.如权利要求8所述的非暂态计算机可读存储介质，其特征在于，该模拟电路表示包含一网表，其用电阻与电容表示该电路中的寄生。10.如权利要求9所述的非暂态计算机可读存储介...

【专利技术属性】
技术研发人员：陈海力，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71