放大电路、滤波器和Δ‑Σ调制器制造技术

本发明专利技术提供了一种放大电路，该放大电路包括第一放大级、噪声提取电路和噪声消除电路。第一放大级用于接收输入信号，以产生放大输入信号。噪声提取电路耦接于第一放大级，且用于至少接收该放大输入信号，以产生与放大输入信号的噪声分量有关的噪声信号。噪声消除电路耦接于第一放大级和噪声提取电路，用于通过使用噪声提取电路产生的噪声信号来消除该放大输入信号的噪声分量，以产生被消除噪声后的放大输入信号。相应地，本发明专利技术还提供了一种滤波器和Δ‑Σ调制器。采用本发明专利技术，可以有效地减少噪声。

Amplifier circuit, filter and delta sigma modulator

The invention provides an amplifier circuit, which includes a first amplifier stage, a noise extraction circuit and a noise cancellation circuit. The first amplifier stage is used to receive the input signal to produce an amplifier input signal. The noise extraction circuit is coupled to the first amplification stage, and is used to receive the amplified input signal at least, so as to generate noise signals related to the noise components of the amplified input signal. The noise cancellation circuit is coupled to the first amplification stage and the noise extraction circuit, and is used to eliminate the noise components of the amplified input signal by using the noise signal generated by the noise extraction circuit, so as to generate the amplified input signal after the noise is eliminated. Accordingly, the invention also provides a filter and delta sigma modulator. The use of the invention can effectively reduce the noise.

【技术实现步骤摘要】
放大电路、滤波器和Δ-Σ调制器
本专利技术涉及一种前馈运算放大器的噪声消除技术，更特别地，涉及一种放大电路、滤波器和Δ-Σ调制器。
技术介绍
基带接收器(base-bandreceiver)噪声往往主要是由通道选择滤波器(channelselectingfilter)导致的，该通道选择滤波器具有嵌入式的可编程增益放大器(programmablegainamplifier，PGA)功能。为了减轻后端模拟至数字转换器(analog-to-digitalconverter，ADC)的动态要求，干扰抑制(blockerrejection)通常被设计为二阶或三阶。然而，噪声降低总是以功率低效的方式损害运算放大器的稳定性，尤其是在接收器灵敏度测试中。对于连续时间Δ-Σ调制器，尽管通过噪声耦合或高过采样比可以消除量化噪声，但是，由于噪声降低的效率低，因此，电路噪声仍然是麻烦的。
技术实现思路
有鉴于此，本专利技术的目的之一在于提供一种放大电路、滤波器和Δ-Σ调制器，以解决上述问题。第一方面，本专利技术提供一种放大电路，该放大电路包括第一放大级、噪声提取电路和噪声消除电路。第一放大级用于接收输入信号，并本文档来自技高网...

【技术保护点】
一种放大电路，其特征在于，所述放大电路包括：第一放大级，用于接收输入信号，并对所述输入信号进行放大，以产生放大输入信号；噪声提取电路，耦接于所述第一放大级，用于至少接收所述放大输入信号，以产生与所述放大输入信号的噪声分量有关的噪声信号；以及噪声消除电路，耦接于所述第一放大级和所述噪声提取电路，用于通过使用所述噪声提取电路产生的所述噪声信号来消除所述放大输入信号的所述噪声分量，以产生被消除噪声后的放大输入信号。

【技术特征摘要】
2016.08.17 US 62/375,921;2017.07.17 US 15/652,2071.一种放大电路，其特征在于，所述放大电路包括：第一放大级，用于接收输入信号，并对所述输入信号进行放大，以产生放大输入信号；噪声提取电路，耦接于所述第一放大级，用于至少接收所述放大输入信号，以产生与所述放大输入信号的噪声分量有关的噪声信号；以及噪声消除电路，耦接于所述第一放大级和所述噪声提取电路，用于通过使用所述噪声提取电路产生的所述噪声信号来消除所述放大输入信号的所述噪声分量，以产生被消除噪声后的放大输入信号。2.根据权利要求1所述的放大电路，其特征在于，所述噪声提取电路产生的所述噪声信号等于所述放大输入信号的所述噪声分量，以及，所述噪声提取电路不产生所述输入信号或所述放大输入信号的任何信号分量。3.根据权利要求1所述的放大电路，其特征在于，所述放大输入信号和所述噪声信号是电流信号，以及，所述放大电路还包括：第二放大级；其中，所述第二放大级包括运算放大器，所述运算放大器的输入节点接收所述放大输入信号和所述噪声信号，以获得所述被消除噪声后的放大输入信号。4.根据权利要求1所述的放大电路，其特征在于，所述第一放大级的增益大于1。5.根据权利要求1所述的放大电路，其特征在于，所述噪声提取电路接收所述输入信号和所述放大输入信号，以产生所述噪声信号，以及，所述第一放大级包括：运算放大器；输入网络电路，其中，所述运算放大器经由所述输入网络电路接收所述输入信号；以及反馈网络电路，耦接在所述运算放大器的输入端和输出端之间；其中，所述噪声提取电路包括：辅助运算放大器；缩放输入网络电路，其中，所述辅助运算放大器经由所述缩放输入网络电路接收所述输入信号；第一缩放反馈网络电路，耦接在所述辅助运算放大器的输入端和输出端之间；以及第二缩放反馈网络电路，其中，所述辅助运算放大器经由所述第二缩放反馈网络电路接收所述放大输入信号。6.根据权利要求5所述的放大电路，其特征在于，所述缩放输入网络电路和所述输入网络电路具有相同的电路结构但大小不同，以及，所述第一缩放反馈网络电路和所述反馈网络电路具有相同的电路结构但大小不同，所述第二缩放反馈网络电路和所述反馈网络电路具有相同的电路结构但大小不同。7.根据权利要求6所述的放大电路，其特征在于，所述输入网络电路和所述缩放输入网络电路之间的大小比率等于所述反馈网络电路和所述第一缩放反馈网络电路之间的大小比率，且还等于所述反馈网络电路和所述第二缩放反馈网络电路之间的大小比率。8.根据权利要求5所述的放大电路，其特征在于，所述缩放输入网络电路、所述第一缩放反...

【专利技术属性】
技术研发人员：蔡鸿杰，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71