本实用新型专利技术公开了一种基于FPGA的GOOSE、MMS协议解析装置，其特征在于，包括FPGA和ARM，所述FPGA和ARM通过AXI总线连接；FPGA包括以太网MAC模块、GOOSE过滤模块，GOOSE处理模块，BLVDS总线模块和以太网帧上传模块，所述以太网MAC模块、GOOSE过滤模块和以太网帧上传模块依次顺序连接，所述GOOSE过滤模块、GOOSE处理模块和BLVDS总线模块依次顺序相连接。本实用新型专利技术进行以太网数据帧的收发，实时性高，可扩展性强，由于GOOSE报文要求数据处理的实时性高，利用FPGA实现GOOSE报文的解析和处理工作，能很好的满足实时性要求。
【技术实现步骤摘要】
一种基于FPGA的GOOSE、MMS协议解析装置
本技术涉及一种基于FPGA的GOOSE、MMS协议解析装置，属于电力系统自动化领域。
技术介绍
IEC61850标准是电力系统自动化领域唯一的全球通用标准。它通过标准的实现，实现了智能变电站的工程运作标准化。使得智能变电站的工程实施变得规范、统一和透明。不论是哪个系统集成商建立的智能变电站工程都可以通过SCD（系统配置）文件了解整个变电站的结构和布局，对于智能化变电站发展具有不可替代的作用。IEC61850包括MMS（制造报文规范）、GOOSE（面向通用对象的变电站事件）、SMV（采样测量值）等。其中GOOSE报文和SMV报文运用于对设备的采集和控制实时性要求高，它们是基于以太网帧进行数据的传输和控制。目前，对于GOOSE规约和MMS规约的解析处理工作都是在CPU完成的，由于GOOSE要求生产实时性高，单纯由CPU去处理GOOSE报文，很难达到实时性的要求。与此同时，CPU既要处理处理MMS报文，又要处理GOOSE报文，这势必会大大增加CPU运行的负担，造成系统稳定性下降。目前，基于CPU的双网对IEC61850规约解析的方案，由于其既要解析GOOSE报文，又要处理MMS规约，这就造成CPU处理数据实时性下降，运行负担加大，造成系统不稳定等情况。
技术实现思路
针对现有技术中存在的缺点，本技术提出一种基于FPGA的GOOSE、MMS协议解析装置，由FPGA实时处理GOOSE规约，ARM处理器处理MMS报文，从而提高系统的实时性和可靠性。本技术技术方案如下：一种基于FPGA的GOOSE、MMS协议解析装置，包括FPGA和ARM，FPGA和ARM通过AXI总线连接；FPGA包括以太网MAC模块、GOOSE过滤模块、GOOSE处理模块、BLVDS总线模块和以太网帧上传模块，以太网MAC模块、GOOSE过滤模块、和以太网帧上传模块依次顺序连接，GOOSE过滤模块、GOOSE处理模块和BLVDS总线模块依次顺序相连接。以太网MAC模块包括内部接收FIFO模块，用于接收和发送来自以太网的数据帧。BLVDS总线模块连接BLVDS总线。GOOSE过滤模块用于以太网数据帧的数据链路层过滤工作：即用于将GOOSE报文帧选择出来，并将以太网数据帧传至GOOSE处理模块；GOOSE处理模块，用于报文的解析处理，并将解析处理后的数据传至BLVD总线模块。BLVDS总线模块，用于接收GOOSE处理模块的数据，并将数据通过BLVDS总线与子站通信；ARM内核为LINUX操作系统，ARM通过AXI总线ARM接收以太网帧，实时解析处理MMS规约。本技术的有益效果：本技术公开一种基于FPGA的GOOSE、MMS协议解析装置，FPGA实现以太网MAC模块，FPGA包括以太网MAC模块、GOOSE过滤模块、GOOSE处理模块、BLVDS总线模块和以太网帧上传模块，进行以太网数据帧的收发，实时性高，可扩展性强；由于GOOSE报文要求数据处理的实时性高，基于FPGA实现GOOSE报文的解析和处理工作，能很好的满足实时性要求；GOOSE过滤模块实现GOOSE报文的过滤，以太网帧上传模块只将接收到的MMS规约通过AXI总线上传至ARM，由ARM完成MMS报文的解析工作。附图说明图1为本技术一种基于FPGA的GOOSE、MMS协议解析装置结构示意图；图2为本技术与子站连接示意图。具体实施方式下面结合附图和具体实施例对本技术做进一步的描述。如图1所示，一种基于FPGA的GOOSE、MMS协议解析装置，包括FPGA和ARM，FPGA和ARM通过AXI总线连接。FPGA包括以太网MAC模块、GOOSE过滤模块、GOOSE处理模块、BLVDS总线模块和以太网帧上传模块，以太网MAC模块、GOOSE过滤模块、和以太网帧上传模块依次顺序连接，GOOSE过滤模块、GOOSE处理模块和BLVDS总线模块依次顺序相连接。以太网MAC模块包括内部接收FIFO模块，用于接收和发送来自以太网的数据帧。FIFO（FirstInputFirstOutput）：即先进先出队列。在超市购物之后会提着我们满满的购物车来到收银台排在结账队伍的最后，眼睁睁地看着前面的客户一个个离开。这就是一种先进先出机制，先排队的客户先行结账离开。BLVDS总线模块连接BLVDS总线。GOOSE过滤模块用于以太网数据帧的数据链路层过滤工作，将GOOSE报文帧选择出来，并将以太网数据帧传至GOOSE处理模块。GOOSE处理模块，用于GOOSE报文的解析处理，并将处理数据传至BLVD总线模块。BLVDS总线模块，用于接收GOOSE处理模块的数据，并将数据通过BLVDS总线与子站通信，如图2所示。ARM内核为LINUX操作系统，通过AXI总线ARM接收以太网帧，实时解析处理MMS规约。本技术工作过程如下，以太网MAC模块，接收和发送来自以太网的数据帧；当接收到数据帧时，以太网MAC模块将以太网数据存入内部接收FIFO模块中，GOOSE过滤及处理模块进行数据的读取和处理;当有数据帧需要发送时，以太网MAC模块通过读取发送内部接收FIFO模块中的数据，将数据发往外部以太网；GOOSE过滤模块过滤以太网数据帧的第一层（数据链路层）；GOOSE过滤模块用于判断是否数据帧的类型字段值是否为GOOSE报文格式，若为GOOSE报文，将将数据帧上传到GOOSE处理模块，由GOOSE处理模块对GOOSE报文进行解析处理；否则将数据上传至以太网帧上传模块；以太网帧上传模块在被GOOSE过滤处理模块过滤掉GOOSE报文后，剩下的以太网帧上传至ARM中，以太网帧上传模块将以太网帧以AXI总线的形式上传到ARM中。以上仅是本技术的优选实施方式，应当指出：对于本
的普通技术人员来说，在不脱离本技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本技术的保护范围。本文档来自技高网...
【技术保护点】
一种基于FPGA的GOOSE、MMS协议解析装置，其特征在于，包括FPGA和ARM，所述FPGA和ARM通过AXI总线连接；所述FPGA包括以太网MAC模块、GOOSE过滤模块、GOOSE处理模块、BLVDS总线模块和以太网帧上传模块，所述以太网MAC模块、GOOSE过滤模块和以太网帧上传模块依次顺序连接，所述GOOSE过滤模块、GOOSE处理模块和BLVDS总线模块依次顺序相连接。
【技术特征摘要】
1.一种基于FPGA的GOOSE、MMS协议解析装置，其特征在于，包括FPGA和ARM，所述FPGA和ARM通过AXI总线连接；所述FPGA包括以太网MAC模块、GOOSE过滤模块、GOOSE处理模块、BLVDS总线模块和以太网帧上传模块，所述以太网MAC模块、GOOSE过滤模块和以太网帧上传模块依次顺序连接，所述GOOSE过滤模块、GOOSE处理模块和BLVDS总线模块依次顺序相连接。2.根据权利要求1所述的一种基于FPGA的GOOSE、MMS协议解析装置，其特征在于，所述以太网MAC模块包括内部接收FIFO模块，用于接收和发送来自以太网的数据帧。3.根据权利要求1所述的一种基于FPGA的GOOSE、MMS协议解析装置，其...
【专利技术属性】
技术研发人员：李伟，黄作兵，杨淑平，赵永，
申请(专利权)人：南京国电南自维美德自动化有限公司，
类型：新型
国别省市：江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。