钞票识别模块及自动交易装置制造方法及图纸

本实用新型专利技术提供了一种钞票识别模块及自动交易装置，包括输送通路、设于输送通路相对两侧的主板和副板，主板一侧设有FPGA芯片以及用于监测输送通路的第一图像传感器，副板一侧设有用于监测输送通路的第二图像传感器，第一图像传感器与第二图像传感器相对设置，FPGA芯片和副板通过LVDS总线连接。对同一钞票的正面和反面进行监测，第二图像传感器监测到的数据传递至副板上，经副板处理后通过LVDS总线传递至FPGA芯片进行处理，采用两块电路板相对设置能够有效的减少线路的数量，且通过LVDS总线进行数据的传输不仅能够长距离的传输高速的图像信息的数据，且抗干扰能力强，传输稳定性高。

【技术实现步骤摘要】
钞票识别模块及自动交易装置
本技术属于金融设备的
，更具体地说，是涉及一种钞票识别模块及自动交易装置。
技术介绍
钞票有正反两面，在经过钞票识别模块时，需要同时采集钞票正反两面的图像信息，然后将采集到的正反两面的信息汇集到一起，并对采集到的信息进行算法运算。为了满足正反两面的同时采集，一般在钞票识别模块的两侧分别设置图像识别传感器，然后通过数据传输线路将图像识别传感器监测到的信息传递至电路板，且电路板对两面的图像传感器进行算法运算。现有技术中的数据的传输一般采用并行数据总线进行数据传送，但并行数据总线的电平容易受到干扰不适合长距离的数据传输。
技术实现思路
本技术的目的在于提供一种钞票识别模块及自动交易装置，以解决现有技术中存在的数据的传输一般采用并行数据总线进行数据传送，但并行数据总线的电平容易受到干扰不适合长距离的数据传输的技术问题。为实现上述目的，本技术采用的技术方案是：提供一种钞票识别模块，包括输送通路、设于所述输送通路相对两侧的主板和副板，所述主板一侧设有FPGA芯片以及用于监测所述输送通路的第一图像传感器，所述副板一侧设有用于监测所述输送通路的第二图像传感器，所述第一图像传感器与所述第二图像传感器相对设置，所述FPGA芯片和所述副板通过LVDS总线连接。进一步地，所述主板上还设有第一A/D芯片，所述第一图像传感器经所述第一A/D芯片与所述FPGA芯片相连接。进一步地，所述副板设有第二A/D芯片和并转串芯片，所述第二图像传感器通过所述第二A/D芯片和并转串芯片连接至所述FPGA芯片。进一步地，所述输送通路包括两相对设置的侧板和设于两所述侧板之间的若干输送辊。进一步地，相邻两所述输送辊之间通过传动带相连接。进一步地，所述主板和所述副板分别位于所述输送辊的相对两侧，且所述主板和所述副板平行设置。进一步地，所述钞票识别模块还包括设于所述主板和/或所述副板上的厚度检测装置。进一步地，所述钞票识别模块还包括设于所述主板和/或所述副板上的磁性检测装置。本技术的另一目的在于提供一种自动交易装置，包括进钞路线和上述的钞票识别模块。进一步地，所述钞票识别模块设于所述进钞路线上，且所述FPGA芯片与所述进钞路线相连接。本技术提供的钞票识别模块及自动交易装置的有益效果在于：与现有技术相比，本技术钞票识别模块及自动交易装置，第一图像传感器和第二图像传感器相对设置，且对同一钞票的正面和反面进行监测，第一图像传感器监测到的数据直接传递至主板上的FPGA芯片，第二图像传感器监测到的数据传递至副板上，经副板处理后通过LVDS总线传递至FPGA芯片进行处理，采用两块电路板相对设置能够有效的减少线路的数量，且通过LVDS总线进行数据的传输不仅能够长距离的传输高速的图像信息的数据，且抗干扰能力强，传输稳定性高。附图说明为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本技术实施例提供的钞票识别模块的结构示意图；图2为本技术实施例提供的钞票识别模块的立体结构示意图。其中，图中各附图标记：1-主板；2-副板；3-侧板；4-输送辊；5-传动带；11-第一图像传感器；12-第一A/D芯片；13-FPGA芯片；21-第二图像传感器；22-第二A/D芯片；23-并转串芯片。具体实施方式为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。请一并参阅图1及图2，现对本技术提供的钞票识别模块进行说明。钞票识别模块，包括输送通路、设于输送通路相对两侧的主板1和副板2，且主板1一侧设有FPGA芯片13以及用于监测输送通路的第一图像传感器11，副板2一侧设有用于监测输送通路的第二图像传感器21，第一图像传感器11与第二图像传感器21相对设置，FPGA芯片13和副板2通过LVDS总线连接。本技术提供的钞票识别模块，与现有技术相比，第一图像传感器11和第二图像传感器21相对设置，且对同一钞票的正面和反面进行监测，第一图像传感器11监测到的数据直接传递至主板1上的FPGA芯片13，第二图像传感器21监测到的数据传递至副板2上，经副板2处理后通过LVDS总线传递至FPGA芯片13进行处理，采用两块电路板相对设置能够有效的减少线路的数量，且通过LVDS总线进行数据的传输不仅能够长距离的传输高速的图像信息的数据，且抗干扰能力强，传输稳定性高。其中，FPGA(Field－ProgrammableGateArray)芯片即为现场可编程门阵列；LVDS(:Low-VoltageDifferentialSignaling)总线即为低电压差分信号。具体的，第一图像传感器11和第二图像传感器21分别对钞票的正反两面进行检测，第一图像传感器11和第二图像传感器21检测到的图像像素点较多，即第一图像传感器11和第二图像传感器21产生的信息量较多，采用LVDS总线来实现主板1与副板2之间的数据传输，LVDS总线具有100Mbps至1Gbps的高数据速率，LVDS总线的低压摆幅的信号可以降低功耗消散，同时具备差分传输的优点，可长距离传输高速数据。当然，根据实际情况和具体需求，在本技术的其他实施例中，LVDS总线的高数据速率还可以超过1Gbps，此处不作唯一限定。进一步地，请一并参阅图1，作为本技术提供的钞票识别模块的一种具体实施方式，主板1上还设有第一A/D芯片12，第一图像传感器11经第一A/D芯片12与FPGA芯片13相连接。具体的，第一A/D(DigitalAnalogConverter)芯片12即为第一数字模拟信号转换器，第一A/D芯片12将第一图像传感器11输出的模拟电平转换为数据信号，并输出8位的并行数据信号，FPGA芯片13接收到第一图像传感器11输出的数据信号，并对该数据信号进行数据的算法运算。第一A/D芯片12和FPGA芯片13之间的连接可以采用并本文档来自技高网...

【技术保护点】
钞票识别模块，其特征在于：包括输送通路、设于所述输送通路相对两侧的主板和副板，所述主板一侧设有FPGA芯片以及用于监测所述输送通路的第一图像传感器，所述副板一侧设有用于监测所述输送通路的第二图像传感器，所述第一图像传感器与所述第二图像传感器相对设置，所述FPGA芯片和所述副板通过LVDS总线连接。

【技术特征摘要】
1.钞票识别模块，其特征在于：包括输送通路、设于所述输送通路相对两侧的主板和副板，所述主板一侧设有FPGA芯片以及用于监测所述输送通路的第一图像传感器，所述副板一侧设有用于监测所述输送通路的第二图像传感器，所述第一图像传感器与所述第二图像传感器相对设置，所述FPGA芯片和所述副板通过LVDS总线连接。2.如权利要求1所述的钞票识别模块，其特征在于：所述主板上还设有第一A/D芯片，所述第一图像传感器经所述第一A/D芯片与所述FPGA芯片相连接。3.如权利要求1所述的钞票识别模块，其特征在于：所述副板设有第二A/D芯片和并转串芯片，所述第二图像传感器通过所述第二A/D芯片和并转串芯片连接至所述FPGA芯片。4.如权利要求1所述的钞票识别模块，其特征在于：所述输送通路包括两相对设置的侧板和设于两...

【专利技术属性】
技术研发人员：田晟，
申请(专利权)人：深圳怡化电脑股份有限公司，深圳市怡化时代科技有限公司，深圳市怡化金融智能研究院，
类型：新型
国别省市：广东,44