FPGA配置电路制造技术

本实用新型专利技术涉及一种FPGA配置电路。其包括处理芯片，其型号为EP3SE50F780C3，处理芯片连接有JTAG接口和AS接口，AS接口连接有FLASH存储器，处理芯片设有一组切换管脚分别为：MSEL0管脚、MSEL1管脚和MSEL2管脚，其分别通过电阻R185、电阻R186、电阻R187连接电源VCC，且该三个管脚分别与拨码开关S11连接，拨码开关S11控制MSEL0管脚、MSEL1管脚、MSEL2管脚的电平高低，实现模式切换控制JTAG接口和AS接口通断。本实用新型专利技术通过设置JTAG接口和AS接口，可采用两组模式对FPGA的调试和加载，在两种模式之间切换方便，不受断电影响，调试和应用方便。

FPGA configuration circuit

The utility model relates to a FPGA configuration circuit. It includes a processing chip, the model for the EP3SE50F780C3, chip connected with the JTAG interface and AS interface, the AS interface is connected with a FLASH memory chip is provided with a set of switch pins respectively: MSEL0 pin and MSEL1 pin and MSEL2 pin, respectively through resistor R185, a resistor R186 and a resistor R187 is connected with the power supply of VCC and, the three pins are respectively connected with the dial switch S11, dial switch S11 control MSEL0 pin and MSEL1 pin and MSEL2 pin level, realize the mode switching control JTAG interface and AS interface switching. By setting the JTAG interface and the AS interface, the utility model can use two sets of modes to debug and load FPGA, and it is convenient to switch between the two modes, without interruption of the movie, debugging and application is convenient.

【技术实现步骤摘要】
FPGA配置电路
本技术涉及FPGA
，尤其涉及一种FPGA配置电路。
技术介绍
随着可编程器件的不断发展，FPGA应用越来越广泛；FPGA在应用过程前，需要对其编程进行调试，或者修改；目前在调试FPGA时，一般通过JTAG接口进行调试编程，JTAG调试编程方式是在线编程，传统生产流程中先对芯片进行预编程然后再装到板上，简化的流程为先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。JTAG是直接将程序烧到FPGA里面的，由于是SRAM；断电后需要重烧，不能保存，给调试带来不方便。
技术实现思路
本技术的目的在于针对现有技术的不足，提供一种FPGA配置电路，该调试电路即方便在线修改调试，同时断电后，不需要反复的重烧。一种FPGA配置电路，其包括处理芯片，其型号为EP3SE50F780C3，处理芯片连接有JTAG接口和AS接口，AS接口连接有FLASH存储器，处理芯片连接有模式切换开关，通过模式切换开关实现两种模式的无缝切换，处理芯片设有一组切换管脚分别为：MSEL0管脚、MSEL1管脚和MSEL2管脚；MSEL0管脚、MSEL1管脚、MSEL2管脚分别通过电阻R185、电阻R186、电阻R187连接电源VCC，且该三个管脚和拨码开关S11连接，通过拨码开关S11实现MSEL0管脚、MSEL1管脚、MSEL2管脚的通断开关，拨码开关S11控制MSEL0管脚、MSEL1管脚、MSEL2管脚的电平高低，实现模式切换控制JTAG接口和AS接口通断。进一步地，所述JTAG接口设有TCK管脚，该TCK管脚与处理芯片的时钟管脚电连接；JTAG接口设有TDO管脚和TDI管脚，TDO管脚、TDI管脚分别与处理芯片的数据输出接口和数据输入接口连接；JTAG接口设有TMS管脚，TMS管脚与处理芯片的测试模式接口连接；且TCK管脚通过电阻R192接地；TMS管脚通过电阻R193与电源VCC连接，TDI管脚通过电阻R194与电源VCC连接。进一步地，所述AS接口的DCLK管脚分别与处理芯片的DCLK接口以及FLASH存储器的DCLK接口连接，AS接口的CONFDONE管脚与处理芯片的CONFDONE接口连接，处理芯片的CONFDONE接口通过电阻R189与电源VCC连接，AS接口的nCONFIG管脚与处理芯片的nCONFIG接口连接，处理芯片的nCONFIG接口通过电阻R190与电源VCC连接，AS接口的DATA管脚通过电阻R195与FLASH存储器的DATA接口连接，AS接口的ASDIO管脚分别与处理芯片的ASDIO接口、FLASH存储器的ASDIO接口连接，AS接口的nCE管脚分别与处理芯片的nCE接口、FLASH存储器的nCE接口连接；AS接口的nCS管脚分别与处理芯片的nCS接口、FLASH存储器的nCS接口连接。优选地，所述FPGA配置电路还包括电源电路和降压电路，所述电源电路啊包括与市电连接的变压器T2，变压器T2通过整流电路连接有稳压芯片，稳压芯片对外输出5V电源；其中，整流电路为全桥电路，全桥电路的两个交流输入端分别与变压器T2的副线圈两端连接，全桥电路的直流输入端与所述副线圈的中间抽头连接，全桥电路的直流输出端通过电解电容C98与所述中间抽头连接；中间抽头通过反接稳压二极管VD1接地；稳压芯片型号为LM7805；所述降压电路包括降压芯片，降压芯片的输入端与5V电源连接，降压芯片的输出端输出3V电源，5V电源通过电解电容C517接地，3V电源通过电解电容C516接地。本技术的有益效果：本技术通过将处理芯片分别与JTAG接口以及AS接口连接，使得处理芯片可以在两种调试模式中切换，处理芯片调试方便。附图说明图1为本实施例的一种电路原理示意图。具体实施方式以下结合附图对本技术进行详细的描述。如图1所示。实施例：一种FPGA配置电路，其包括处理芯片，其型号为EP3SE50F780C3，处理芯片连接有JTAG接口和AS接口，AS接口连接有FLASH存储器，处理芯片连接有模式切换开关，通过模式切换开关实现两种模式的无缝切换，处理芯片设有一组切换管脚分别为：MSEL0管脚、MSEL1管脚和MSEL2管脚；MSEL0管脚、MSEL1管脚、MSEL2管脚分别通过电阻R185、电阻R186、电阻R187连接电源VCC，且该三个管脚和拨码开关S11连接，通过拨码开关S11实现MSEL0管脚、MSEL1管脚、MSEL2管脚的通断开关，拨码开关S11控制MSEL0管脚、MSEL1管脚、MSEL2管脚的电平高低，实现模式切换控制JTAG接口和AS接口通断。本技术方案中通过采用型号为EP3SE50F780C3的处理芯片作为调试芯片，该处理芯片可通过JTAG接口与外界的智能设备连接，直接将程序烧进去；其次可通过AS接口与FLASH存储器连接，FLASH存储器将调试程序保存，当切换至AS接口时，处理芯片调用FLASH存储器的调试程序运行。进一步地，所述JTAG接口设有TCK管脚，该TCK管脚与处理芯片的时钟管脚电连接；JTAG接口设有TDO管脚和TDI管脚，TDO管脚、TDI管脚分别与处理芯片的数据输出接口和数据输入接口连接；JTAG接口设有TMS管脚，TMS管脚与处理芯片的测试模式接口连接；且TCK管脚通过电阻R192接地；TMS管脚通过电阻R193与电源VCC连接，TDI管脚通过电阻R194与电源VCC连接。在使用过程中，TCK管脚用于测试时钟输入；TDI管脚用于测试数据输入，数据通过TDI输入JTAG口；TDO管脚用于测试数据输出，数据通过TDO从JTAG口输出；TMS管脚用于测试模式选择，TMS用来设置JTAG口处于某种特定的测试模式。进一步地，所述AS接口的DCLK管脚分别与处理芯片的DCLK接口以及FLASH存储器的DCLK接口连接，AS接口的CONFDONE管脚与处理芯片的CONFDONE接口连接，处理芯片的CONFDONE接口通过电阻R189与电源VCC连接，AS接口的nCONFIG管脚与处理芯片的nCONFIG接口连接，处理芯片的nCONFIG接口通过电阻R190与电源VCC连接，AS接口的DATA管脚通过电阻R195与FLASH存储器的DATA接口连接，AS接口的ASDIO管脚分别与处理芯片的ASDIO接口、FLASH存储器的ASDIO接口连接，AS接口的nCE管脚分别与处理芯片的nCE接口、FLASH存储器的nCE接口连接；AS接口的nCS管脚分别与处理芯片的nCS接口、FLASH存储器的nCS接口连接。在AS模式中，上电时，作为处理器从配置器件FLASH存储器主动发出读取数据信号，从而把FLASH存储器的数据读入FPGA中，实现对FPGA的编程。为使得上述电路的电源供应稳定，减少杂波干扰，所述FPGA配置电路还包括电源电路和降压电路，所述电源电路啊包括与市电连接的变压器T2，变压器T2通过整流电路连接有稳压芯片，稳压芯片对外输出5V电源；其中，整流电路为全桥电路，全桥电路的两个交流输入端分别与变压器T2的副线圈两端连接，全桥电路的直流输入端与所述副线圈的中间抽头连接，全桥电路的直流输出端通过电解电容C98与所述中间抽头连接；中间抽头通过反接稳压二极管VD1接地；稳压芯片型号为本文档来自技高网...

【技术保护点】
一种FPGA配置电路，其特征在于：其包括处理芯片，其型号为EP3SE50F780C3，处理芯片连接有JTAG接口和AS接口，AS接口连接有FLASH存储器，处理芯片连接有模式切换开关，通过模式切换开关实现两种模式的无缝切换，处理芯片设有一组切换管脚分别为：MSEL0管脚、MSEL1管脚和MSEL2管脚；MSEL0管脚、MSEL1管脚、MSEL2管脚分别通过电阻R185、电阻R186、电阻R187连接电源VCC，且该三个管脚和拨码开关S11连接，通过拨码开关S11实现MSEL0管脚、MSEL1管脚、MSEL2管脚的通断开关，拨码开关S11控制MSEL0管脚、MSEL1管脚、MSEL2管脚的电平高低，实现模式切换控制JTAG接口和AS接口通断。

【技术特征摘要】
1.一种FPGA配置电路，其特征在于：其包括处理芯片，其型号为EP3SE50F780C3，处理芯片连接有JTAG接口和AS接口，AS接口连接有FLASH存储器，处理芯片连接有模式切换开关，通过模式切换开关实现两种模式的无缝切换，处理芯片设有一组切换管脚分别为：MSEL0管脚、MSEL1管脚和MSEL2管脚；MSEL0管脚、MSEL1管脚、MSEL2管脚分别通过电阻R185、电阻R186、电阻R187连接电源VCC，且该三个管脚和拨码开关S11连接，通过拨码开关S11实现MSEL0管脚、MSEL1管脚、MSEL2管脚的通断开关，拨码开关S11控制MSEL0管脚、MSEL1管脚、MSEL2管脚的电平高低，实现模式切换控制JTAG接口和AS接口通断。2.根据权利要求1所述的FPGA配置电路，其特征在于：所述JTAG接口设有TCK管脚，该TCK管脚与处理芯片的时钟管脚电连接；JTAG接口设有TDO管脚和TDI管脚，TDO管脚、TDI管脚分别与处理芯片的数据输出接口和数据输入接口连接；JTAG接口设有TMS管脚，TMS管脚与处理芯片的测试模式接口连接；且TCK管脚通过电阻R192接地；TMS管脚通过电阻R193与电源VCC连接，TDI管脚通过电阻R194与电源VCC连接。3.根据权利要求2所述的FPGA配置电路，其特征在于：所述AS接口的DCLK管脚分别与处理芯片的DCLK接口以及FLASH存储器的DCLK接...

【专利技术属性】
技术研发人员：胡运辉，董叱风，
申请(专利权)人：广东中云海科技有限公司，
类型：新型
国别省市：广东,44