一种自动适配输出电流的OTG功能电路制造技术

本实用新型专利技术公开了一种自动适配输出电流的OTG功能电路，它涉及电气技术领域；所述芯片的1脚分别与电阻一、电阻二、电阻三的一端连接，所述电阻三的另一端与芯片的19脚、电容一的一端连接，所述电容一的另一端分别与电阻一、电阻二、电阻四、电阻五连接且接地，所述电阻四、电阻五分别与芯片的4脚、5脚连接，所述芯片的1脚分别与三极管一的集电极、电阻六连接，所述电阻六的另一端接地，所述三极管一的发射极与电阻七连接，且电阻七接地，所述三极管一的基极与电阻八的一端、GPIO_IOLIM_EN脚连接，所述电阻八的另一端接地；本实用新型专利技术提高了稳定性，使用方便，操作简便，效率高，能节省时间。

【技术实现步骤摘要】
一种自动适配输出电流的OTG功能电路
：本技术涉及一种自动适配输出电流的OTG功能电路，属于

技术介绍
：现有的自动适配输出电流的OTG功能电路在使用时其稳定差，而且控制不准确，效率低。
技术实现思路
：针对上述问题，本技术要解决的技术问题是提供一种自动适配输出电流的OTG功能电路。本技术的一种自动适配输出电流的OTG功能电路，它包含芯片、数个电阻、数个电容、三极管、USB接口；所述芯片的1脚分别与电阻一、电阻二、电阻三的一端连接，所述电阻三的另一端与芯片的19脚、电容一的一端连接，所述电容一的另一端分别与电阻一、电阻二、电阻四、电阻五连接且接地，所述电阻四、电阻五分别与芯片的4脚、5脚连接，所述芯片的1脚分别与三极管一的集电极、电阻六连接，所述电阻六的另一端接地，所述三极管一的发射极与电阻七连接，且电阻七接地，所述三极管一的基极与电阻八的一端、GPIO_IOLIM_EN脚连接，所述电阻八的另一端接地；DC-EN接口通过电阻九与芯片的18脚连接，CHARGE接口与芯片的7脚、电阻十电性连接，所述电阻十的另一端接地，所述芯片的15脚与VBAT脚连接，所述芯片的8脚、14脚相连并与VCHG1脚、电容二、电容三的一端连接，所述电容二、电容三的另一端分别与电容四、电容五、电容六的一端、芯片的9脚、10脚、11脚连接，所述电容四、电容五的另一端分别与电感的一端、VBAT脚连接，所述电容六的另一端分别与芯片的12脚、13脚、电感的另一端连接，所述芯片的6脚与电阻十一的一端、三极管二的1脚连接，所述三极管二的3脚分别与芯片的16、17脚、电阻十二的一端、电容七的一端连接，所述电阻十二的另一端、电容七的另一端相连并接地，所述三极管二的2脚分别与电阻十一、电阻十三、电容八、VBUS脚连接，所述电容八的另一端与电容九的一端连接且接地，所述电容九的另一端与电阻十三的另一端、芯片的20脚连接，所述USB接口的6、7、8、9脚相连并接地，所述USB接口的1脚与VCHG1脚、二极管一的负极连接，所述二极管一的正极接地，所述USB接口的5脚接地，所述USB接口的4脚通过电阻十五与USB_ID脚连接，所述USB接口的3脚与二极管二的负极、USB_DP脚连接，所述二极管二的正极接地，所述USB接口的2脚与二极管三的负极、USB_DM脚连接。作为优选，所述二极管二、二极管三均为稳压二极管。作为优选，所述芯片的型号为ETA6085。与现有技术相比，本技术的有益效果为：提高了稳定性，使用方便，操作简便，效率高，能节省时间。附图说明：为了易于说明，本技术由下述的具体实施及附图作以详细描述。图1为本技术的电路图一；图2为本技术的电路图二。具体实施方式：为使本技术的目的、技术方案和优点更加清楚明了，下面通过附图中示出的具体实施例来描述本技术。但是应该理解，这些描述只是示例性的，而并非要限制本技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本技术的概念。如图1-2所示，本具体实施方式采用以下技术方案：它包含芯片U2101、数个电阻、数个电容、三极管Q2101、USB接口；所述芯片U2101的1脚分别与电阻一R2117、电阻二R2118、电阻三R2116的一端连接，所述电阻三R2116的另一端与芯片U2101的19脚、电容一C2111的一端连接，所述电容一C2111的另一端分别与电阻一R2117、电阻二R2118、电阻四R2119、电阻五R2123连接且接地，所述电阻四R2119、电阻五R2123分别与芯片U2101的4脚、5脚连接，所述芯片U2101的1脚分别与三极管一U2102的集电极、电阻六R2120连接，所述电阻六R2120的另一端接地，所述三极管一U2102的发射极与电阻七R2121连接，且电阻七R2121接地，所述三极管一U2102的基极与电阻八R2112的一端、GPIO_IOLIM_EN脚连接，所述电阻八R2112的另一端接地；DC-EN接口通过电阻九R2115与芯片U2101的18脚连接，CHARGE接口与芯片U2101的7脚、电阻十R2114电性连接，所述电阻十R2114的另一端接地，所述芯片U2101的15脚与VBAT脚连接，所述芯片U2101的8脚、14脚相连并与VCHG1脚、电容二C2107、电容三C2108的一端连接，所述电容二C2107、电容三C2108的另一端分别与电容四C2106、电容五C2109、电容六C2110的一端、芯片U2101的9脚、10脚、11脚连接，所述电容四C2106、电容五C2109的另一端分别与电感L0901的一端、VBAT脚连接，所述电容六C2110的另一端分别与芯片U2101的12脚、13脚、电感L0901的另一端连接，所述芯片U2101的6脚与电阻十一R2113的一端、三极管二Q2101的1脚连接，所述三极管二Q2101的3脚分别与芯片U2101的16、17脚、电阻十二R2124的一端、电容七C2105的一端连接，所述电阻十二R2124的另一端、电容七C2105的另一端相连并接地，所述三极管二Q2101的2脚分别与电阻十一R2113、电阻十三R2112、电容八C2103、VBUS脚连接，所述电容八C2103的另一端与电容九C2104的一端连接且接地，所述电容九C2104的另一端与电阻十三R2113的另一端、芯片U2101的20脚连接，所述USB接口的6、7、8、9脚相连并接地，所述USB接口的1脚与VCHG1脚、二极管一D6501的负极连接，所述二极管一D6501的正极接地，所述USB接口的5脚接地，所述USB接口的4脚通过电阻十五R6512与USB_ID脚连接，所述USB接口的3脚与二极管二VR6501的负极、USB_DP脚连接，所述二极管二VR6501的正极接地，所述USB接口的2脚与二极管三VR6502的负极、USB_DM脚连接。进一步的，所述二极管二VR6501、二极管三VR6502均为稳压二极管。进一步的，所述芯片U2101的型号为ETA6085。本具体实施方式的工作原理为：ETA6185默认输出OTG输出电流1.5A，输出电流可由PIN2IOLIM的电阻值来控制，当其它OTG设备电流不能承受这么大电流的时候，此时通过在USBOTG线做一个ID脚来检测这种设备，当USB_ID脚检测到这种设备时，CPU拉高GPIO_IOLIM_EN,NMOS管D、S脚导通，改变ETA6185的PIN2脚的电阻值，从而改变VCHG1的输出电流来适配这种OTG外设。本技术使用到的标准零件均可以从市场上购买，异形件根据说明书的和附图的记载均可以进行订制，各个零件的具体连接方式均采用现有技术中成熟的螺栓、铆钉、焊接等常规手段，机械、零件和设备均采用现有技术中，常规的型号，加上电路连接采用现有技术中常规的连接方式，在此不再详述。对于本领域技术人员而言，显然本技术不限于上述示范性实施例的细节，而且在不背离本技术的精神或基本特征的情况下，能够以其他的具体形式实现本技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在本文档来自技高网...

【技术保护点】
一种自动适配输出电流的OTG功能电路，其特征在于：它包含芯片、数个电阻、数个电容、三极管、USB接口；所述芯片的1脚分别与电阻一、电阻二、电阻三的一端连接，所述电阻三的另一端与芯片的19脚、电容一的一端连接，所述电容一的另一端分别与电阻一、电阻二、电阻四、电阻五连接且接地，所述电阻四、电阻五分别与芯片的4脚、5脚连接，所述芯片的1脚分别与三极管一的集电极、电阻六连接，所述电阻六的另一端接地，所述三极管一的发射极与电阻七连接，且电阻七接地，所述三极管一的基极与电阻八的一端、GPIO_IOLIM_EN脚连接，所述电阻八的另一端接地；DC‑EN接口通过电阻九与芯片的18脚连接，CHARGE接口与芯片的7脚、电阻十电性连接，所述电阻十的另一端接地，所述芯片的15脚与VBAT脚连接，所述芯片的8脚、14脚相连并与VCHG1脚、电容二、电容三的一端连接，所述电容二、电容三的另一端分别与电容四、电容五、电容六的一端、芯片的9脚、10脚、11脚连接，所述电容四、电容五的另一端分别与电感的一端、VBAT脚连接，所述电容六的另一端分别与芯片的12脚、13脚、电感的另一端连接，所述芯片的6脚与电阻十一的一端、三极管二的1脚连接，所述三极管二的3脚分别与芯片的16、17脚、电阻十二的一端、电容七的一端连接，所述电阻十二的另一端、电容七的另一端相连并接地，所述三极管二的2脚分别与电阻十一、电阻十三、电容八、VBUS脚连接，所述电容八的另一端与电容九的一端连接且接地，所述电容九的另一端与电阻十三的另一端、芯片的20脚连接，所述USB接口的6、7、8、9脚相连并接地，所述USB接口的1脚与VCHG1脚、二极管一的负极连接，所述二极管一的正极接地，所述USB接口的5脚接地，所述USB接口的4脚通过电阻十五与USB_ID脚连接，所述USB接口的3脚与二极管二的负极、USB_DP脚连接，所述二极 管二的正极接地，所述USB接口的2脚与二极管三的负极、USB_DM脚连接。...

【技术特征摘要】
1.一种自动适配输出电流的OTG功能电路，其特征在于：它包含芯片、数个电阻、数个电容、三极管、USB接口；所述芯片的1脚分别与电阻一、电阻二、电阻三的一端连接，所述电阻三的另一端与芯片的19脚、电容一的一端连接，所述电容一的另一端分别与电阻一、电阻二、电阻四、电阻五连接且接地，所述电阻四、电阻五分别与芯片的4脚、5脚连接，所述芯片的1脚分别与三极管一的集电极、电阻六连接，所述电阻六的另一端接地，所述三极管一的发射极与电阻七连接，且电阻七接地，所述三极管一的基极与电阻八的一端、GPIO_IOLIM_EN脚连接，所述电阻八的另一端接地；DC-EN接口通过电阻九与芯片的18脚连接，CHARGE接口与芯片的7脚、电阻十电性连接，所述电阻十的另一端接地，所述芯片的15脚与VBAT脚连接，所述芯片的8脚、14脚相连并与VCHG1脚、电容二、电容三的一端连接，所述电容二、电容三的另一端分别与电容四、电容五、电容六的一端、芯片的9脚、10脚、11脚连接，所述电容四、电容五的另一端分别与电感的一端、VBAT脚连接，所述电容六的另一端分别与芯片的...

【专利技术属性】
技术研发人员：邓波，
申请(专利权)人：深圳市华尔博思科技有限公司，
类型：新型
国别省市：广东,44