一种物联网中的锁存静电保护电路制造技术

本发明专利技术公开了一种物联网中的锁存静电保护电路，包括：一检测电路，一缓存电路，一泄放电路。所述缓存电路，由五个反相器，一个NMOS管、一个PMOS管和一个电容组成。在芯片正常工作的时候，静电保护电路不工作，当发生静电事件时，本发明专利技术能产生更长的时间来给泄流管泄放静电产生的电流，从而使得芯片能有更好的抗静电性能。

A storage electrostatic protection circuit in the Internet of things

The invention discloses a lock - up electrostatic protection circuit in the Internet of things, which includes a detection circuit, a caching circuit, and a discharge circuit. The caching circuit is composed of five inverters, one NMOS tube, one PMOS tube and one capacitor. When the chip is working normally, the electrostatic protection circuit does not work. When the electrostatic event occurs, the invention can generate longer time to discharge the current generated by static electricity to the drain pipe, thereby enabling the chip to have better antistatic performance.

【技术实现步骤摘要】
一种物联网中的锁存静电保护电路
本专利技术涉及静电保护领域，特别是涉及一种电源钳位静电保护电路。
技术介绍
近些年随着集成电路工艺的快速发展，MOS管的线宽越来越窄，结深越来越浅，栅氧层的厚度也越来越薄，这些都加速了电路设计对静电保护（ESD，Electro-Staticdischarge）的需求。在医疗设备中，对芯片稳定工作的要求越来越高，也就要求芯片能够抵抗强大的ESD电流冲击，确保内部电子器件不失效，使得医疗设备正常工作不受影响。在物联网中，也同样对ESD有较高的要求。通用的ESD分为HBM（Humanbodymodel人体模式）模式，MM（machinemodel机器模式）模式和CDM（Chargeddevicemodel带电模式）模式。HBM和MM模式是外部对芯片进行放电，仅仅依靠输入输出端口的ESD保护电路是远远不够的，还需要在电源和地之间加ESD保护电路（电源钳位ESD电路），从而能够更加快速的泄放电流，以保证整个芯片的ESD性能。参见图1所示，现有的电源钳位ESD电路包括检测电路，缓冲电路和泄放电路。检测电路由电阻R1和电容C1组成，其RC延时时间决定着泄放电流的时间，延时时间越大，泄放电流时间也就越多。该检测电路用于检测ESD脉冲，正确区分ESD脉冲和正常的电源上电脉冲。当电源正常上电时，检测电路要保证电源钳位ESD电路不开启，当发生ESD事件时，检测电路要能够迅速检测到ESD脉冲，并引导电源钳位ESD电路工作，从而泄放电流，保护芯片内部电路。缓冲电路，由三个串联连接的反相器INV1～INV3组成，用于放大检测电路的输出，给泄放电路提供驱动能力，从而驱动泄放管工作。泄放电路，由NMOS晶体管M1组成，用于泄放ESD电流的，当发生ESD事件时，泄放电路能正常打开泄放ESD电流；当电路正常工作时，泄放电路是关闭的。由于发生ESD事件时，电流都是安培量级的，泄放电路的NMOS晶体管尺寸都较大。电源正常上电的时间一般为1ms左右，而发生ESD事件的时间为几十纳秒级别。检测电路不仅要正确区分ESD脉冲和正常的电源上电脉冲，还要尽量增加延时时间，从而增加泄放ESD电流的时间。图1中的检测电路用RC电路进行延时设计，如果RC时间较长，泄放电流效果会更好。但是对于快速上电的芯片，就会导致误触发，误把快速的电源上电当成ESD事件，从而影响芯片正常工作。如果采用图1的电路图，那么RC时间常数就不能设计很长，否则就影响芯片的上电。但如果RC时间尝试不够长，又可能会影响芯片的ESD性能。
技术实现思路
本专利技术要解决的技术问题是提供一种物联网中的锁存静电保护电路，在芯片快速上电时，要保证ESD电路处于关闭状态，不会误触发ESD电路工作，当发生ESD事件时，又要尽可能的多泄放ESD电流。为解决上述技术问题，本专利技术的一种静电保护电路，包括：一检测电路，由第一电阻R1和第一电容C1组成；一缓存电路，由第一反相器INV1，第二反相器INV2，第三反相器INV3，第四相器INV4，第五反相器INV5，第二电容C2，第一NMOS晶体管NM1和第一PMOS晶体管PM1组成；一泄放电路，由第二NMOS晶体管NM2组成。本专利技术的特征在于：所述的检测电路，第一电容C1和第一电阻R1串联后并作为检测电路的输出端，电容C1的另外一端和地连接，电阻R1的另外一端和电源VDD连接；所述缓存电路，检测电路的输出端、第一反相器INV1的输入端和第三反相器INV3的输入端相连在一起，第一反相器INV1的输出端和第二反相器INV2的输入端连接，第二反相器INV2的输出端和第一PMOS管PM1的栅极相连接，INV3的输出端、第四反相器INV4的输入端和第五反相器INV5的输出端连接在一起，INV4的输出端、INV5的输入端、第二电容C2的一端和第一NMOS管NM1的栅极连接在一起，电容C2的另一端接地，NM1管的漏极、PM1管的漏极和第二NMOS管NM2的栅极连接在一起，PM1管的源极接VDD，NM1管的源极接地；所述泄放电路，第二NMOS管NM2源极和地连接，NM2管的漏极和VDD连接。本专利技术与现有的静电保护电路相比，当发生ESD事件时，通过锁存电路的作用，可以给泄流管更多的时间泄放ESD电流，总体ESD保护性能较好。附图说明图1是现有的静电保护电路原理图；图2是本专利技术的静电保护电路一实施例原理图。具体实施方式下面结合附图与具体实施方式对本专利技术作进一步详细的说明：参见图2所示，在下面的实施例中，本专利技术所述的静电保护电路，包括：一检测电路，由第一电阻R1和第一电容C1组成；一缓存电路，由第一反相器INV1，第二反相器INV2，第三反相器INV3，第四相器INV4，第五反相器INV5，第二电容C2，第一NMOS晶体管NM1和第一PMOS晶体管PM1组成；一泄放电路，由第二NMOS晶体管NM2组成。电阻R1和电容C1组成的检测电路，例如设计其RC延时时间为150ns左右，一般ESD事件的发生时间都是几十ns级别的，当发生ESD事件时，其检测电路可以正确的检测出，当芯片快速上电（大于200ns）时，又不会误触发。当芯片正常上电时候，检测电路的输出端为高电平，反相器INV2的输出端就是高电平，此时PM1管关闭，泄放电流管NM2处于关闭状态。当发生ESD事件时候，检测电路的输出端为低电平，反相器INV1的输出端就是高电平，那么反相器INV2的输出端就是低电平，PM1管导通，NM2管开始泄放电流，由于锁存电路的存在，在反正ESD事件的时候，NM1管的栅极一直锁在低电平，NM1管不会产生漏电而导致NM2管的栅极电压变低，所以NM1管关闭的时间会更长一点，那么NM2管的栅极就能持续更久的更高的电压，也就使得NM2管可以更加充分的泄放ESD电流，最终电路的抗静电性能也就会更好，电容C2进一步保证在ESD事件来临瞬间，NM1管的栅极瞬间还是保持低电平状态，进一步减少NM1管漏电产生的可能，让NM2管的栅极尽量维持在高电平上。
技术介绍
电路和本专利技术的电路，在仿真中，给同样50ns的高压脉冲，仿真数据表明，
技术介绍
中的泄流管的栅极仅仅能持续22ns的高压时间，而本专利技术中的泄流管栅极可以持续50ns的高压时间，因此通过对比，本专利技术中的泄放电路有更加充分的时间来泄放ESD电流。虽然本专利技术利用具体的实施例进行说明，但是对实施例的说明并不限制本专利技术的范围。本领域内的熟练技术人员通过参考本专利技术的说明，在不背离本专利技术的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。本文档来自技高网...

【技术保护点】
一种物联网中的锁存静电保护电路，包括：一检测电路，由第一电阻R1和第一电容C1组成；一缓存电路，由第一反相器INV1，第二反相器INV2，第三反相器INV3，第四相器INV4，第五反相器INV5，第二电容C2，第一NMOS晶体管NM1和第一PMOS晶体管PM1组成；一泄放电路，由第二NMOS晶体管NM2组成；其特征在于：所述的检测电路，第一电容C1和第一电阻R1串联后并作为检测电路的输出端，电容C1的另外一端和地连接，电阻R1的另外一端和电源VDD连接；所述缓存电路，检测电路的输出端、第一反相器INV1的输入端和第三反相器INV3的输入端相连在一起，第一反相器INV1的输出端和第二反相器INV2的输入端连接，第二反相器INV2的输出端和第一PMOS管PM1的栅极相连接，INV3的输出端、第四反相器INV4的输入端和第五反相器INV5的输出端连接在一起，INV4的输出端、INV5的输入端、第二电容C2的一端和第一NMOS管NM1的栅极连接在一起，电容C2的另一端接地，NM1管的漏极、PM1管的漏极和第二NMOS管NM2的栅极连接在一起，PM1管的源极接VDD，NM1管的源极接地；所述泄放电路，第二NMOS管NM2源极和地连接，NM2管的漏极和VDD连接。...

【技术特征摘要】
1.一种物联网中的锁存静电保护电路，包括：一检测电路，由第一电阻R1和第一电容C1组成；一缓存电路，由第一反相器INV1，第二反相器INV2，第三反相器INV3，第四相器INV4，第五反相器INV5，第二电容C2，第一NMOS晶体管NM1和第一PMOS晶体管PM1组成；一泄放电路，由第二NMOS晶体管NM2组成；其特征在于：所述的检测电路，第一电容C1和第一电阻R1串联后并作为检测电路的输出端，电容C1的另外一端和地连接，电阻R1的另外一端和电源VDD连接；所述缓存电路，检测电路的输出端、第一反相器INV1的输入端和第三反相器IN...

【专利技术属性】
技术研发人员：陈磊，
申请(专利权)人：丹阳恒芯电子有限公司，
类型：发明
国别省市：江苏,32