一种双极型单片三维半导体集成结构及其制备方法技术
A bipolar monolithic three-dimension semiconductor integrated structure and its preparation method
The invention discloses a bipolar monolithic three-dimensional semiconductor integrated structure and a preparation method thereof, comprising a P substrate, a lightly doped P epitaxial layer on the P substrate, and a lightly doped N epitaxial layer on the light doped P epitaxial layer. Semiconductor devices are integrated between the P and P epitaxial layers, and semiconductor devices are also integrated on the light doped N epitaxial layers. It solves the problem that the semiconductor elements and devices fabricated by planar integrated technology can only exist in the range of several microns to tens of microns near the chip surface and the chip integration level is low. Between the adjacent parts of the same layer and the different layers of the devices are isolated by the reverse bias PN junction, the process cost is low. The interconnect between the internal devices and the surface devices through a silicon through hole can effectively reduce the area of the interconnect structure and improve the integration of the chip.
【技术实现步骤摘要】
一种双极型单片三维半导体集成结构及其制备方法
本专利技术属于三维半导体集成技术，尤其涉及一种双极型单片三维半导体集成结构及其制备方法。
技术介绍
得益于双极型晶体管各个电极的电流之间的线性关系，双极型集成电路在高精度(如：基准源、运算放大器、比较器等)应用场合具有明显优势。双极型半导体集成技术是实现双极型集成电路的基础和关键所在。在半导体集成工艺中，相邻器件之间的隔离是基础、不同器件的实现工艺的兼容性是关键、提高集成度和可靠性是一直都在追求的目标。由于双极型器件结构的限制，基于半导体平面工艺的双极型集成技术不易提高集成度。当前的双极型半导体集成技术还是采用平面集成工艺，所有的元/器件只能存在于芯片上表面附近几微米到数十微米的范围内，相邻的器件之间由反向偏置的PN结或介质隔离槽进行隔离，纵向NPN晶体管是其中的核心器件。基于平面集成工艺实现纵向晶体管时，必须要有提引出结构将器件的背面电极引出到芯片表面，这不仅会降低芯片的集成度，还会增加互连长度从而影响芯片的可靠性。由于双极型晶体管的结构不能等比例缩小，即使大幅降低集成工艺的特征尺寸，也不能明显提高集成度。专利技术内...
【技术保护点】
一种双极型单片三维半导体集成结构，它包括P型衬底，轻掺杂P型外延层位于P型衬底上，轻掺杂N型外延层位于轻掺杂P型外延层上，其特征在于：在P型衬底和P型外延层之间集成有半导体器件，在轻掺杂N型外延层上也集成有半导体器件。
【技术特征摘要】
1.一种双极型单片三维半导体集成结构，它包括P型衬底，轻掺杂P型外延层位于P型衬底上，轻掺杂N型外延层位于轻掺杂P型外延层上，其特征在于：在P型衬底和P型外延层之间集成有半导体器件，在轻掺杂N型外延层上也集成有半导体器件。2.根据权利要求1所述的一种双极型单片三维半导体集成结构，其特征在于：在P型衬底和P型外延层之间集成的半导体器件为纵向NPN晶体管、横向PNP晶体管、衬底寄生PNP晶体管、二极管、扩散电阻中的一个或一个以上器件。3.根据权利要求1所述的一种双极型单片三维半导体集成结构，其特征在于：P型衬底和P型外延层之间的半导体器件与轻掺杂N型外延层上集成的半导体器件之间通过硅通孔实现电互连。4.根据权利要求1所述的一种双极型单片三维半导体集成结构，其特征在于：同层相邻器件之间以及不同层器件之间均通过反向偏置的PN结实现电隔离。5.如权利要求1-4任一权利要求所述的一种双极型单片三维半导体集成结构的制备方法，它包括绝缘结构及体内NPN晶体管集电区和基区的制备，其特征在于：其步骤包括：步骤1、选取轻掺杂的P型硅片作为衬底材料；步骤2、在衬底材料上通过热氧化或淀积得到一层二氧化硅，在buriedn-collector对应的区域进行光刻、刻蚀、N型杂质注入及退火；再在buriedp-base对应的区域进行套刻、刻蚀、P型杂质注入及退火；步骤3、去掉表面氧化层后进轻掺杂P型外延层生长；步骤4、通过热氧化或淀积得到一层二氧化硅，然后在BP(BuriedP-typeregion，P型埋层)对应区域进行套刻、刻蚀、硼杂质注入及退火；步骤5去掉表面氧化层后进行轻掺杂N型外延层生长...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。