自适应损耗均衡制造技术

一种提供自适应损耗均衡的器件，包括至少一个处理器。至少一个处理器利用闪速存储器电路的块组进行数据存储操作，每个块组包括来自每个闪速存储器电路的块和被标记为活动的用于数据存储操作的至少一些块。当被标记为活动的块用于数据存储操作时，至少一个处理器监控每个块的质量度量。至少一个处理器确定何时块的质量度量低于最低水平，并将该块标记为暂时不活动的，其中当被标记为暂时不活动时，该块不用于数据存储操作。当满足准则时，至少一个处理器将该块标记为活动的，以便该块能够再次用于数据存储操作。

Adaptive loss equalization

A device that provides adaptive loss equalization, including at least one processor. At least one processor performs data storage operations by using block blocks of flash memory circuits, each block group includes blocks from each flash memory circuit and at least some blocks marked as active for data storage operation. At least one processor monitors the quality of each block when the block marked as active is used for data storage operations. At least one processor determines when the quality metric of the block is below the lowest level, and marks the block as temporarily inactive, which is not used for data storage operation when marked temporarily inactive. When the criteria are satisfied, at least one processor marks the block as active so that the block can be used again for the data storage operation.

【技术实现步骤摘要】
自适应损耗均衡相关申请的交叉引用本申请要求于2016年7月29日提交的标题为“AdaptiveWearLevelling”的美国临时专利申请序列号No.62/368,967的优先权，其全部内容通过引用结合于此用于所有目的。
本描述大体上涉及用于闪速存储器器件的包括自适应损耗均衡的损耗均衡。
技术介绍
在闪速存储器系统中，为了实现高耐用性，系统通常采用将所有物理块保持在紧密的累积编程/擦除(P/E)周期范围内的损耗均衡算法(wearlevellingalgorithm)。假设物理块都具有相同的耐用性(当忽略由于过度配置被补偿的弱块时)，并且因此将基本上同时全部磨损。然而，在实践中，物理块并不都具有相同的耐用性。因此，闪速存储器系统可能达到其特定的寿命的终止，然而此刻许多物理块仍然可用。
技术实现思路
所公开的主题涉及包括至少一个处理器的器件。该至少一个处理器可以被配置为利用闪速存储器电路的块组用于数据存储操作，块组中的每一个块组包括来自闪速存储器电路的每一个的至少一个块，并且块组中的至少一些块组的至少一些块被标记为活动的，其中块组中的至少一些块组的被标记为活动的至少一些块被用于数据存储操作。当块组中的至少一些块组的被标记为活动的至少一些块被用于数据存储操作时，该至少一个处理器还可以被配置为监控块组中的每一个块组的每一个块的质量度量。该至少一个处理器还可以被配置为确定块组中的一个块组的一个块的质量度量何时低于最低质量水平。该至少一个处理器还可以被配置为将块组中的一个块组的一个块标记为暂时不活动的，其中，当被标记为暂时不活动时，块组中的一个块组的一个块不用于数据存储操作。该至少一个处理器还可以被配置为，当满足至少一个准则时，将块组中的一个块组的一个块标记为活动的，其中当被标记为活动时块组中的一个块组的一个块再次被用于数据存储操作。另一方面，一种方法可以包括利用多个闪速存储器电路的块组用于数据存储操作，块组中的每一个块组包含来自多个闪速存储器电路中的每一个的至少一个块，并且块组中的至少一些块组的至少一些块被标记为活动的，其中块组中的至少一些块组的被标记为活动的至少一些块用于数据存储操作。该方法还可以包含当块组中的至少一些块组的被标记为活动的至少一些块被用于数据存储操作时，监控块组中的每一个块组的每一个块的剩余周期计数，其中，该块组中的每一个块组的块中的每一个块的剩余周期计数，是至少部分地基于与包含块组中的每一个块组的块中的每一个块的多个闪速存储器电路中的每一个相关联的预期周期计数。该方法还可以包含，当块组中的一个块组的块中的一个块的剩余周期计数满足至少一个第一准则时，将块组中的一个块组的一个块标记为暂时不活动的，其中，当被标记为暂时不活动时，块组中的一个块组的一个块不用于数据存储操作。该方法还可以包含，当满足至少一个第二准则时，将块组中的一个块组的一个块标记为活动的，其中当被标记为活动的时，块组中的一个块组的一个块再次用于数据存储操作。另一方面，一种计算机程序产品包括存储在非暂时计算机可读存储介质中的代码，该代码可以包括快速地循环多个闪速存储器电路中的每一个的相应物理块，直到多个闪速存储器电路中的每一个的相应物理块的相应质量度量低于最低质量水平的代码；该代码还可以包括至少部分地基于用于引起多个闪速存储器电路中的每一个的相应物理块的相应质量度量低于最低质量水平的快速循环的数量，来确定对于多个闪速存储器电路中的每一个的预期周期计数的代码；该代码还可以包括在至少一个随机存取存储器电路中存储与多个闪速存储器电路中的每一个的物理块单独地相关联的对于多个闪速存储器电路中的每一个的预期周期计数的代码。另一方面，一种系统可以包括多个闪速存储器电路，每个闪速存储器电路包括块，该系统还可以包括随机存取存储器(RAM)，被配置为存储包括多个闪速存储器电路中的每一个的每一个块的状态的数据结构，多个闪速存储器电路中的每一个的每一个块的状态至少指示多个闪速存储器电路中的每一个的每一个块是否被标记为活动的或被标记为暂时不活动的，该系统还可以包括通信地耦合到主机设备的接口，以及控制器。该控制器可以被配置为利用多个闪速存储器电路中的块组用于由该主机设备指示的数据存储操作，块组中的每一个块组包括来自多个闪速存储器电路中的每一个的至少一个块以及块组中的至少一些块组的至少一些块在数据结构中被标记为活动的，其中块组中的至少一些块组的数据结构中被标记为活动的至少一些块被用于数据存储操作。该控制器还可以被配置为当该块组中的至少一些块组的在该数据结构中被标记为活动的至少一些块被用于该数据存储操作时，监控该块组中的每一个块组的每一个块的质量度量。该控制器还可以被配置为确定该块组中的一个块组的一个块的质量度量何时低于最低质量水平。该控制器还可以被配置为将块组中的一个块组的一个块在数据结构中标记为暂时不活动的，其中，当在数据结构中被标记为暂时不活动时，块组中的一个块组的一个块不用于数据存储操作。该控制器还可以被配置为当满足至少一个准则时，将块组中的一个块组的一个块在数据结构中标记为活动的，其中当在数据结构中被标记为活动的时，块组中的一个块组的一个块被再次用于数据存储操作。应当理解，从以下详细描述中，本主题技术的其他配置对本领域技术人员而言将变得显而易见的，其中通过说明的方式示出和描述了本主题技术的各种配置。如将认识到的，本技术能够具有其他和不同的配置，并且其各种细节能够在各种其他方面进行修改，而不脱离本主题技术的范围。因此，附图和详细描述在本质上被认为是说明性的而不是限制性的。附图说明在所附权利要求中阐述了本主题技术的某些特征。然而，为了解释的目的，在下面的附图中阐述了本主题技术的几个实施例。图1示出了可以根据一个或多个实现方式实现用于提供自适应损耗均衡的系统的示例性闪速存储器系统。图2示出了根据一个或多个实现方式的示例性闪速存储器器件中的闪速存储器电路的物理块的逻辑分组的示例。图3示出了根据一个或多个实现方式的利用编码速率转换的自适应损耗均衡的示例性过程的流程图。图4示出了根据一个或多个实现方式利用经验性确定的预期周期计数的自适应损耗均衡的示例性过程的流程图。具体实施方式以下阐述的详细描述旨在作为本主题技术的各种配置的描述，并不旨在表示可以在其中实践本主题技术的唯一配置。附图被包含在本文中并构成详细描述的一部分。详细描述包括用于提供对本主题技术的全面了解的目的的具体细节。然而，本主题技术不限于本文所阐述的具体细节，并且可以利用一个或多个实现方式来实践。在一个或多个实例中，结构和组件以框图的形式示出，以避免模糊本主题技术的概念。在用于自适应损耗均衡的主题系统中，在利用用于数据存储的闪速存储系统的闪速存储器电路之前，每个闪速存储器电路(例如，单个闪速存储器裸芯/芯片)上的单个物理块被快速周期(P/E周期)，直到与物理块相关联的质量度量(例如错误计数、错误率、程序时间)低于最低质量水平。用于使每个相应闪速存储器电路的相应物理块的质量度量下降到低于最低质量水平的周期数被作为用于相应闪速存储器电路的所有物理块的预期周期计数被存储。因此，假设单个闪速存储器电路的物理块之间的耐久性偏差最小。当从闪速存储器电路的物理块布置的块组(或超级块)被用于数据存储的目的时，该本文档来自技高网...

【技术保护点】
一种器件，包含：至少一个处理器，所述处理器被配置为：利用闪速存储器电路的块组进行数据存储操作，所述块组中的每一个块组包括来自所述闪速存储器电路的每一个的至少一个块，并且所述块组中的至少一些块组的至少一些块被标记为活动的，其中所述块组中的至少一些块组的被标记为活动的至少一些块被用于所述数据存储操作；当所述块组中的至少一些块组的被标记为活动的至少一些块被用于所述数据存储操作时，监控所述块组中的每一个块组的每一个块的质量度量；确定所述块组中的一个块组的一个块的质量度量何时低于最低质量水平；将所述块组中的一个块组的一个块标记为暂时不活动的，其中，当被标记为暂时不活动时，所述块组中的一个块组的一个块不用于所述数据存储操作；以及当满足至少一个准则时，将所述块组中的一个块组的一个块标记为活动的，其中当被标记为活动时，所述块组中的一个块组的一个块再次被用于所述数据存储操作。

【技术特征摘要】
2016.07.29 US 62/368,967;2016.10.21 US 15/331,5521.一种器件，包含：至少一个处理器，所述处理器被配置为：利用闪速存储器电路的块组进行数据存储操作，所述块组中的每一个块组包括来自所述闪速存储器电路的每一个的至少一个块，并且所述块组中的至少一些块组的至少一些块被标记为活动的，其中所述块组中的至少一些块组的被标记为活动的至少一些块被用于所述数据存储操作；当所述块组中的至少一些块组的被标记为活动的至少一些块被用于所述数据存储操作时，监控所述块组中的每一个块组的每一个块的质量度量；确定所述块组中的一个块组的一个块的质量度量何时低于最低质量水平；将所述块组中的一个块组的一个块标记为暂时不活动的，其中，当被标记为暂时不活动时，所述块组中的一个块组的一个块不用于所述数据存储操作；以及当满足至少一个准则时，将所述块组中的一个块组的一个块标记为活动的，其中当被标记为活动时，所述块组中的一个块组的一个块再次被用于所述数据存储操作。2.根据权利要求1所述的器件，其中所述块组中的每一个块组和编码速率相关联，且所述至少一个处理器还被配置为：当所述块组中的一个块组的被标记为活动的块的数量低于用于与所述块组中的一个块组相关联的编码速率的活动块的最小数量时，确定所述至少一个准则被满足；响应于确定所述准则被满足，降低与所述块组中的一个块组相关联的编码速率；以及响应于降低所述编码速率，将所述块组中的一个块组的标记为暂时不活动的任何块标记为活动的，其中所述块组中的一个块组的标记为活动的任何块再次用于所述数据存储操作。3.根据权利要求2所述的器件，其中用于所述编码速率的活动块的最小数量小于用于降低的编码速率的另一个活动块的最小数量。4.根据权利要求2所述的器件，其中所述至少一个处理器还被配置为：当跨越所有块组的当前存储容量低于最小存储容量时，确定所述至少一个准则被满足；响应于确定所述准则被满足，标识其中至少一个块被标记为暂时不活动的至少一个块组；降低与所标识的至少一个块组相关联的编码速率；以及响应于降低所述编码速率，将所述块组中的至少一个块组的标记为暂时不活动的任何块标记为活动的，其中所述块组中的至少一个块组的被标记为活动的任何块再次用于所述数据存储操作。5.根据权利要求4所述的器件，其中所述至少一个处理器还被配置为：重复所述标识、降低和标记步骤，直到跨越所有块组的所述当前存储容量超过所述最小存储容量。6.根据权利要求4所述的器件，其中所述至少一个处理器还被配置为：至少部分地基于所述块组中的每一个块组的被标记为活动的块的数量和与所述块组中的每一个块组相关联的编码速率，来确定所述当前存储容量。7.根据权利要求4所述的器件，其中所述至少一个处理器还被配置为：通过确定所述块组中的至少一个块组包含相对于所述块组中的其他块组的最大数量的暂时不活动块的块组，来标识其中至少一个块被标记为暂时不活动的至少一个块组。8.根据权利要求1所述的器件，其中所述至少一个处理器还被配置为：在将所述块组中的一个块组的一个块标记为暂时不活动之前，重新定位所述块组中的一个块组的一个块中的任何有效数据。9.根据权利要求1所述的器件，其中所述器件还包含至少一个随机存取存储器电路和所述闪速存储器电路，所述块包括所述闪速存储器电路的物理块，并且所述至少一个处理器还被配置为：利用所述闪速存储器电路的块组来执行如主机设备所指示的所述数据存储操作；以及保持存储在所述至少一个随机存取存储器电路中的数据结构，其中所述数据结构包括所述块组中的每一个块组的每一个块的状态，所述块组中的每一个块组的每一个块的状态至少指示所述块组中的每一个块组的每一个块是否被标记为活动的或者被标记为暂时不活动的。10.根据权利要求1所述的器件，其中所述质量度量包含错误计数、错误率、编程时间中的至少一个。11.根据权利要求1所述的器件，其中所述至少一个处理器被配置为：将所述闪速存储器电路的块布置成所述块组。12.一种方法，包括：利用多个闪速存储器电路的块组进行数据存储操作，所述块组中的每一个块组包含来自多个所述闪速存储器电路中的每一个的至少一个块，并且所述块组中的至少一些块组的至少一些块被标记为活动的，其中所述块组中的至少一些块组的被标记为活动的至少一些块用于所述数据存储操作；当所述块组中的至少一些块组的被标记为活动的至少一些块被用于所述数据存储操作时，监控所述块组中的每一个块组的每一个块的剩余周期计数，其中，所述块组中的每一个块组的每一个块的剩余周期计数至少部分地基于与包含所述块组中的每一个块组的每一个块的所述多个闪速存储器电路中的每一个相关联的预期周期计数；当所述块组中的一个块组的一个块的剩余周期计数满足至少一个第一准则时，将所述块组中的一个块组的一个块标记为暂时不活动的，其中，当被标记为暂时不活动时，所述块组中的一个块组的一个块不用于所述数据存储操作...

【专利技术属性】
技术研发人员：RD巴恩特，AG科梅蒂，ST凯泽，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：美国,US