三维垂直型存储器电路及位线与字线电压配置方法技术

本发明专利技术提供一种三维垂直型存储器电路及位线与字线电压配置方法，实现在对三维垂直型存储器进行读/写操作时，将所述三维垂直型存储器中的所有位线置为读不选择位线电压或写不选择位线电压，将其所有字线置为读不选择字线电压或写不选择字线电压，将其所有源线置为0V；待读/写脉冲信号到来时，将待操作存储单元的源线置为电源电压，同时对待操作存储单元所在的位线和字线进行电压配置，以使所述待操作存储单元两端的电压之差等于读操作电压或写操作电压，半选通存储单元两端的电压之差等于所述读操作电压的一半或所述写操作电压的一半。通过本发明专利技术所述电路及方法，实现所述存储器读出速度快，功耗低、工程实现性高、漏电少、读出正确率高。

Three dimensional vertical memory circuit and configuration method of bit line and word line voltage

【技术实现步骤摘要】
三维垂直型存储器电路及位线与字线电压配置方法
本专利技术涉及集成电路
，特别是涉及一种三维垂直型存储器电路及位线与字线电压配置方法。
技术介绍
三维集成电路(3D-IC)是集成电路产业发展的方向之一。三维集成电路可分为晶圆——晶圆堆叠，裸片——晶圆堆叠和单片三维集成电路。其中，属于单片三维集成电路的三维存储器发展最快。集成电路存储器被广泛应用于工业类和消费类电子产品。根据存储器能否掉电存储，又可被划分为易失存储器和非易失存储器。非易失存储器，包括闪存(flashmemory)、磁存储器(magnetoresistiverandom-accessmemory，MRAM)、阻变存储器(resistancerandom-accessmemory，RRAM)、相变存储器(phasechangememory，PCM)等。阻变存储器、相变存储器、磁存储器利用存储材料或存储器件在低阻态(lowresistancestate，LRS)与高阻态(highresistancestate，HRS)时不同的电阻状态来实现数据的存储。通过特定的电脉冲将存储材料或存储器件实现从低阻态到高阻态的转变，称为R本文档来自技高网...

【技术保护点】
一种三维垂直型存储器电路，其特征在于，所述三维垂直型存储器电路包括：三维垂直型存储器，所述三维垂直型存储器包括在水平方向上与至少一条字线连接、在垂直方向上与至少一条位线连接的至少一个三维垂直型存储器子阵列，所述三维垂直型存储器子阵列包括至少一个阵列页及与所述阵列页连接的源线，其中，所述阵列页包括水平方向上的所述字线，垂直方向上通过垂直晶体管与所述位线对应连接的至少一条本地位线，及位于所述字线与所述本地位线交叉点的存储单元；与所述字线连接的字线配置模块，用于根据地址信号选中一字线，以控制选中字线上的待操作存储单元，实现对其进行读操作或写操作；与所述位线连接的位线配置模块，用于根据所述地址信号选中...

【技术特征摘要】
1.一种三维垂直型存储器电路，其特征在于，所述三维垂直型存储器电路包括：三维垂直型存储器，所述三维垂直型存储器包括在水平方向上与至少一条字线连接、在垂直方向上与至少一条位线连接的至少一个三维垂直型存储器子阵列，所述三维垂直型存储器子阵列包括至少一个阵列页及与所述阵列页连接的源线，其中，所述阵列页包括水平方向上的所述字线，垂直方向上通过垂直晶体管与所述位线对应连接的至少一条本地位线，及位于所述字线与所述本地位线交叉点的存储单元；与所述字线连接的字线配置模块，用于根据地址信号选中一字线，以控制选中字线上的待操作存储单元，实现对其进行读操作或写操作；与所述位线连接的位线配置模块，用于根据所述地址信号选中一位线，以控制选中位线上的待操作存储单元，实现对其进行读操作或写操作；同时，在所述待操作存储单元进行读操作或写操作时，所述字线配置模块对各所述字线进行电压配置，所述位线配置模块对各所述位线进行电压配置，以使所述待操作存储单元两端的电压之差等于读操作电压或写操作电压，半选通存储单元两端的电压之差等于所述读操作电压的一半或所述写操作电压的一半。2.根据权利要求1所述的三维垂直型存储器电路，其特征在于，所述字线配置模块包括：字线译码单元，用于接收所述地址信号，并对所述地址信号进行处理，以输出多路字线控制信号；字线控制模块，与所述字线译码单元连接，用于根据所述字线译码单元输出的多路字线控制信号控制各所述字线被选中或未被选中，并在读操作时，使被选中字线接地，未被选中字线接读不选择字线电压；在RESET操作时，使被选中字线接写操作电压，未被选中字线接写不选择字线电压；在SET操作时，使被选中字线接地，未被选中字线接写不选择字线电压。3.根据权利要求2所述的三维垂直型存储器电路，其特征在于，所述字线控制模块包括分别与所述字线译码单元的多路输出端及各所述字线一一对应连接的多个字线控制单元，其中，所述字线控制单元包括：读/写不选择字线电压电路，连接于所述字线译码单元及字线之间，用于在读操作或写操作时，将所述未被选中字线置为读不选择字线电压或写不选择字线电压；字线接地电路，连接于所述字线译码单元及所述字线之间，用于在读操作及SET操作时，将所述被选中字线接地；字线写操作电压电路，连接于所述字线译码单元及所述字线之间，用于在RESET操作时，将所述被选中字线置为写操作电压。4.根据权利要求3所述的三维垂直型存储器电路，其特征在于，所述读/写不选择字线电压电路包括第一PMOS管，所述第一PMOS管的栅极与所述字线译码单元的一路输出端连接，所述第一PMOS管的源极接读不选择字线电压或写不选择字线电压，所述第一PMOS管的漏极与对应字线连接。5.根据权利要求3所述的三维垂直型存储器电路，其特征在于，所述字线接地电路包括第一与门、第一反相器及第一NMOS管，所述第一与门的第一输入端与所述字线译码单元的一路输出端连接，所述第一与门的第二输入端与所述第一反相器的输出端连接，所述第一反相器的输入端接RESET控制信号，所述第一与门的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与对应字线连接。6.根据权利要求5所述的三维垂直型存储器电路，其特征在于，多个所述字线接地电路共用所述第一反相器。7.根据权利要求3所述的三维垂直型存储器电路，其特征在于，所述字线写操作电压电路包括第二与门及第一传输门，所述第二与门的第一输入端与所述字线译码单元的一路输出端连接，所述第二与门的第二输入端接RESET控制信号，所述第二与门的输出端与所述第一传输门的控制端连接，所述第一传输门的输入端接写操作电压，所述第一传输门的输出端与对应字线连接。8.根据权利要求1所述的三维垂直型存储器电路，其特征在于，所述位线配置模块包括：位线译码单元，用于接收所述地址信号，并对所述地址信号进行处理，以输出多路位线控制信号；位线控制模块，与所述位线译码单元连接，用于根据所述位线译码单元输出的多路位线控制信号控制各所述位线被选中或未被选中，并在读操作时，使被选中位线接读操作电压，未被选中位线接读不选择位线电压；在RESET操作时，使被选中位线接地，未被选中位线接写不选择位线电压；在SET操作时，使被选中位线接写操作电压，未被选中位线接写不选择位线电压。9.根据权利要求8所述的三...

【专利技术属性】
技术研发人员：雷宇，陈后鹏，李喜，王倩，李晓云，苗杰，宋志棠，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海,31