一种DC综合与Formality形式化验证协同的方法及系统技术方案

本发明专利技术提供了一种DC综合与Formality形式化验证协同的方法及系统，综合和等价性验证的关键性指标提取出来作为动作执行的条件，在流程中运行shell控制脚本，综合完成后交由控制脚本来决定是否同时启动等价性验证，启动等价性验证后，若出现错误，控制脚本根据等价性验证的结果来判断是否需要重新进行综合。本发明专利技术的是灵活多变的，可以在shell控制脚本中设置各种各样的条件，进行综合和等价性验证，选用不同的综合策略，本发明专利技术加快设计进度，迭代时更加方便，同时也可以减少工作人员的操作的技术。

A method and system for collaboration between DC synthesis and Formality formalized verification

【技术实现步骤摘要】
一种DC综合与Formality形式化验证协同的方法及系统
本专利技术涉及集成电路的
，具体涉及一种DC综合与Formality形式化验证协同的方法及系统。
技术介绍
随着技术的发展，对芯片功能的完备性、稳定性以及高性能提出了更高的要求，导致芯片的规模、逻辑复杂度与日俱增，同时，市场对时效性的要求，无形中对芯片整个设计流程开发的时间做了很高的限制，从而在流程中各个环节需要尽一切可能的缩短研发时间。综合作为前后端衔接的桥梁，确保综合工作的正确性也就变得很重要。综合和等价性验证作为芯片研发中两个前后密切联系的流程，一般是由不同的研发人员负责，以实现交叉验证，最大可能的发现潜在的问题，人员的沟通、代码版本、综合后网表也就需要各负责人员不断的沟通，一旦不能实现自动化，沟通不畅引起将引起工作返工在加上这两项工作本身需要花费大量时间以及每个版本的迭代，严重影响着项目的进度。鉴于此种情况，本领域亟需一种可以加快设计进度，迭代时更加方便，同时也可以减少工作人员的操作的技术。
技术实现思路
基于上述问题，本专利技术提出了一种DC综合与Formality形式化验证协同的方法及系统。本专利技术提供如下技术方案：一方面，本专利技术提供了一种DC综合与Formality形式化验证协同的方法，包括：步骤101，初始化综合环境、等价性验证环境以及控制脚本参数；步骤102，根据芯片规模和复杂度，选取综合策略，根据所述综合策略配置综合环境，并搭建出与综合环境在模块逻辑层次上相同的等价性验证环境，记录运行日志和结果信息；步骤103，配置控制脚本，包括综合时序、面积、功耗，等价性验证指标的设置；步骤104，运行控制脚本，综合完成后，所述控制脚本决定是否同时启动等价性验证，且启动等价性验证后，若出现错误，则所述控制脚本根据等价性验证的结果来判断是否需要重新进行综合。其中，所述综合策略包括自顶向下和/或自底向上。其中，所述等价性验证指标包括Success、Failed、unmatch、unverify。其中，所述出现错误包括svf文件错误和/或reject的命令。其中，所述出现错误后，将失败点提交显示。另外，本专利技术还提供了一种DC综合与Formality形式化验证协同的系统，所述系统包括：初始化模块，用于初始化综合环境、等价性验证环境以及控制脚本参数；环境配置模块，用于根据芯片规模和复杂度，选取综合策略，根据所述综合策略配置综合环境，并搭建出与综合环境在模块逻辑层次上相同的等价性验证环境，记录运行日志和结果信息；脚本配置模块，用于配置控制脚本，包括综合时序、面积、功耗，等价性验证指标的设置；验证模块，用于运行控制脚本，综合完成后，所述控制脚本决定是否同时启动等价性验证，且启动等价性验证后，若出现错误，则所述控制脚本根据等价性验证的结果来判断是否需要重新进行综合。其中，所述综合策略包括自顶向下和/或自底向上。其中，所述等价性验证指标包括Success、Failed、unmatch、unverify。其中，所述出现错误包括svf文件错误和/或reject的命令。其中，所述出现错误后，将失败点提交显示。本专利技术提供了一种DC综合与Formality形式化验证协同的方法及系统，综合和等价性验证的关键性指标提取出来作为动作执行的条件，在流程中运行shell控制脚本，综合完成后交由控制脚本来决定是否同时启动等价性验证，启动等价性验证后，若出现错误，控制脚本根据等价性验证的结果来判断是否需要重新进行综合。本专利技术的是灵活多变的，可以在shell控制脚本中设置各种各样的条件，进行综合和等价性验证，选用不同的综合策略，在满足设计目标并且等价的情况下，可以根据shell控制脚本的结果信息，采用更优的策略，本专利技术加快设计进度，迭代时更加方便，同时也可以减少工作人员的操作的技术。附图说明图1是本专利技术的方法流程图。图2是本专利技术的系统结构框图。具体实施方式为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。整个芯片开发流程中，综合作为承接前端逻辑设计和后端物理设计的桥梁，当今芯片的规模、逻辑复杂性迅速增加，芯片的前端逻辑设计目前仍依赖于硬件描述语言Verilog、VHDL、SystemVerilog，而后端物理设计则是在门级网表基础上进行，由综合工具根据硬件描述语言得到门级网表，在综合过程中，人为可干预的又均是在工具规定范围内，逻辑愈是复杂，对工具理解逻辑提出的要求也就越高，也就难免出现工具错误处理部分逻辑功能，导致综合输出的网表功能和预期的逻辑功能有偏差，在进行后端流程后，该错误将会一直存在，无法在后端进行修改，直接影响到流片的成败。目前有两种方法对综合后网表功能进行检查，一种是对网表进行仿真，这种费事费力，很少有人使用；另一种是合理高效的使用当前EDA工具厂商的等价性验证工具。综合和等价性验证工作是一项多迭代性的工作，时序、功耗、面积都需要不断的修改综合策略以满足设计要求，而每次重新综合又都需要确定综合出的网表和RTL源码设计逻辑等价，是可用的。通过实现将综合流程和等价性验证流程的有机结合，针对需要多次迭代的特性，通过协同工作的方法，可以加快设计进度，迭代时更加方便，同时也可以减少工作人员的操作。实现这种方法需要的考虑和实现的配置包括：(1)根据综合策略确定综合环境；(2)和综合策略保持一致的等价性验证环境；(3)控制脚本，包括综合时序、面积、功耗，等价性验证Success、Failed、unmatch、unverify等指标的设置，确定两种EDA工具的以何种方式执行。本专利技术主要考虑到现今综合工作都是由工具完成，工具是否正确理解了设计从而产生正确的网表文件；在正式流片前，往往需要向后端提交若干次的网表文件，每次提交前均需要确保此次提交的网表是正确的，又由于网表的仿真非常耗费时间，若用此方法迭代，则代价太高。本专利技术通过使用shell脚本将确定的各种参数指标作为条件，来判断下一步的操作，利用了shell脚本顺序执行和在Linux平台下调用其他工具的特性，将综合和等价性验证进行了无缝链接，或综合完成后直接进行等价性验证，或报出问题点提交给相关人员。尽可能的减少了人员手动操作和最大限度的利用非工作时间。一方面，本专利技术的实施方式提供了一种DC综合与Formality形式化验证协同的方法，附图1为本专利技术的方法流程图，包括：步骤101，初始化综合环境、等价性验证环境以及控制脚本参数；在进行验证之前，对综合环境、等价性验证环境以及控制脚本参数进行初始化设置，保证验证顺利进行。步骤102，根据芯片规模和复杂度，选取综合策略，根据所述综合策略配置综合环境，并搭建出与综合环境在模块逻辑层次上相同的等价性验证环境，记录运行日志和结果信息；根据芯片规模和复杂度，采用恰当的综合策略，自底向上或自顶向下，尤其是若打算考虑采用自顶向下策略时，同时也需要将等价性验证考虑在内，是否会存在单一模块太大、等价性验证运行太久，或复杂度太高，这样将不利于迭代的进行。确定综合采用何种策略，搭建出和综合环境尤其是在模块逻辑层次上相同的等价性本文档来自技高网...

【技术保护点】
一种DC综合与Formality形式化验证协同的方法，其特征在于：步骤101，初始化综合环境、等价性验证环境以及控制脚本参数；步骤102，根据芯片规模和复杂度，选取综合策略，根据所述综合策略配置综合环境，并搭建出与综合环境在模块逻辑层次上相同的等价性验证环境，记录运行日志和结果信息；步骤103，配置控制脚本，包括综合时序、面积、功耗，等价性验证指标的设置；步骤104，运行控制脚本，综合完成后，所述控制脚本决定是否同时启动等价性验证，且启动等价性验证后，若出现错误，则所述控制脚本根据等价性验证的结果来判断是否需要重新进行综合。

【技术特征摘要】
1.一种DC综合与Formality形式化验证协同的方法，其特征在于：步骤101，初始化综合环境、等价性验证环境以及控制脚本参数；步骤102，根据芯片规模和复杂度，选取综合策略，根据所述综合策略配置综合环境，并搭建出与综合环境在模块逻辑层次上相同的等价性验证环境，记录运行日志和结果信息；步骤103，配置控制脚本，包括综合时序、面积、功耗，等价性验证指标的设置；步骤104，运行控制脚本，综合完成后，所述控制脚本决定是否同时启动等价性验证，且启动等价性验证后，若出现错误，则所述控制脚本根据等价性验证的结果来判断是否需要重新进行综合。2.根据权利要求1所述的方法，其特征在于：所述综合策略包括自顶向下和/或自底向上。3.根据权利要求1所述的方法，其特征在于：所述等价性验证指标包括Success、Failed、unmatch、unverify。4.根据权利要求1所述的方法，其特征在于：所述出现错误包括svf文件错误和/或reject的命令。5.根据权利要求1所述的方法，其特征在于：所述出现错误后，将失败点提交显示。6.一种DC综合...

【专利技术属性】
技术研发人员：张永照，童元满，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41