一种基于纠错回写技术提升非易失存储器性能的方法及非易失存储器结构技术

本发明专利技术涉及一种基于纠错回写技术提升非易失存储器性能的方法及非易失存储器结构，非易失存储器结构主要包括接口模块、逻辑控制模块、物理地址解析模块、读写驱动及感应放大模块、NVM阵列；结构简单，性能稳定；本方法会在每次读出数据时均进行纠错，并根据错误情况将纠错后的正确数据回写至原地址位，另外本发明专利技术还会采用定期扫描数据巡检的方式，将这些比特位读出，纠错并写回；同时，本发明专利技术还对存储数据设置了报警门限，每次纠错时，如果发现纠错数据段的RBER超过了该门限，则启动内部搬移程序，将该数据段从原地址搬移到新的地址存储，从而保证了新型NVM存储数据的可靠性；实时降低新型非易失存储器介质的原始出错率，保证数据可靠性。

A method of improving non-volatile memory performance and nonvolatile memory structure based on error correction and back writing technique

The invention relates to a method for correcting the write back of nonvolatile memory technology to enhance the performance of the method and the nonvolatile memory structure based on non-volatile memory structure includes interface module, logic control module, analysis module, physical address read and write driver and induction amplifier module, NVM array; has the advantages of simple structure, stable performance of the method; all error correction at each read data, and according to the error condition will correct data correction after the write back to the original address, this way will scan data by regular inspection method, the error correction bits read and write back; at the same time, the invention is to store data set alarm threshold. Every time correction, if it is found that the error correction data segment RBER exceeds the threshold, then start moving internal procedures, the data from the original address to move to a new address from storage. It ensures the reliability of the new NVM storage data, reduces the original error rate of the new nonvolatile memory media in real time, and ensures the reliability of the data.

【技术实现步骤摘要】
一种基于纠错回写技术提升非易失存储器性能的方法及非易失存储器结构
本专利技术涉及计算机
，尤其涉及一种基于纠错回写技术提升非易失存储器性能的方法及非易失存储器结构。
技术介绍
在存储器领域，有许多读写速度比闪存(FLASHMemory)更快的新型非易失存储介质，比如STT-MRAM(Spin-Transfer-TorqueMagneticRandomAccessMemory)，FRAM(FerroelectricRandomAccessMemory)，PCRAM(PhaseChangeRandomAccessMemory)和RRAM(ResistanceRandomAccessMemory)。这些介质既具备与闪存一样的非易失特性：在掉电状态下仍然可以稳定存储数据，同时读写速度和擦写寿命均高于闪存，因此得到了计算机业界的广泛关注。作为非易失存储器，新型存储介质必须保证存储的数据的可靠性，但是随着新型存储器使用寿命的增加，以及工作环境(比如温度，震动，湿度等)变化，其某些比特位存储的信息会出错，因此为了保证存储可靠性，必须采用纠错算法对所存储的信息进行纠错。常见的纠错算法有汉明码(HammingCode)，BCH算法，LDPC算法等，每种算法的纠错能力不同，纠错过程所耗费的时间和能耗也不同。通常来说，纠错能力越强，纠错能耗越大，纠错时间也越长。由于新型存储介质的原始出错率(RawErrorBitRate，RBER)会随着时间的推移而逐渐增大，因此随着新型存储器的使用寿命增加，需要纠错能力更强的算法来保证数据可靠性。但是新型存储介质由于速度比闪存更快，往往被用于内存级或者存储级内存(StorageClassedMemory)，这些应用对存储器的读写性能要求极高，要求存储介质对读写请求的响应在纳秒级或者几十纳秒级，而由于每次读写都需要纠错处理，纠错性能强大的算法(如LDPC，BCH或Polar码)由于耗时过长，往往不能满足读写性能的要求。因此，在新型存储介质的整个使用生命周期中，需要解决其原始出错率逐渐升高的情况下，同时保证读写数据的可靠性和读写性能的问题。
技术实现思路
本专利技术为克服上述的不足之处，目的在于提供一种基于纠错回写技术提升非易失存储器性能的方法，本方法会在每次读出数据时均进行纠错，并根据错误情况将纠错后的正确数据回写至原地址位，相当于对新型NVM介质进行定期的巡检纠错，从而随时保持新型NVM中的RBER处于较低的水平，采用纠错回写方法即可完成纠错，另外本专利技术还会采用定期扫描数据巡检的方式，将这些比特位读出，纠错并写回；同时，本专利技术还对存储数据设置了报警门限，每次纠错时，如果发现纠错数据段的RBER超过了该门限，则判断该数据段所在的存储位元处于不可靠状态，则启动内部搬移程序，将该数据段从原地址搬移到新的地址存储，从而保证了新型NVM存储数据的可靠性。解决了针对在新型存储介质的整个使用生命周期中，其原始出错率逐渐升高而导致数据可靠性和读写性能无法同时保证的问题；实时降低新型非易失存储器介质的原始出错率，保证数据可靠性。本专利技术另一目的在于提供一种非易失存储器结构，主要包括接口模块、逻辑控制模块、物理地址解析模块、读写驱动及感应放大模块、NVM阵列；结构简单，性能稳定。本专利技术是通过以下技术方案达到上述目的：一种基于纠错回写技术提升非易失存储器性能的方法，包括如下步骤：(1)在每次数据读取时进行纠错，若发现错误数据，采用纠错回写方法将数据纠错后并根据错误情况将纠错后数据回写至原地址位；纠错时，若发现纠错数据段的原始出错率超过了预设的报警门限，则启动内部搬移程序，将该数据段从原地址搬移到新地址进行存储；(2)采用定期扫描数据巡检方式对长期未被读取的数据进行扫描搬移，在数据扫描搬移过程中按照步骤(1)所述方法完成数据纠错。作为优选，所述步骤(1)的步骤如下：1)逻辑控制模块根据主机端读指令和逻辑地址查找LAMT，得到数据的物理地址A并将物理地址A送给物理地址解析模块；2)物理地址解析模块根据物理地址A打开NVM阵列相应的物理存储单元，准备读取；3)读写驱动及感应放大模块从NVM阵列中读出数据，检测数据后对数据进行纠错；4)判断数据是否有错误，若没有错误，将没有错误的数据返回给主机端后结束；否则，执行步骤5)；5)读写驱动及感应放大模块对数据进行纠错，并将纠错后的正确数据送给主机端，并统计数据的原始出错率，启动纠错回写机制；6)逻辑控制模块判断原始出错率是否超过预设的报警门限，若超过，则跳往步骤9)；否则，执行步骤7)；7)逻辑控制模块判断是否存在对物理地址A的写请求，如果有则读写驱动及感应放大模块删除纠错后的正确数据，并等待逻辑控制模块将新数据写入物理地址A，由逻辑控制模块将LAMT表格中物理地址A对应的存储时间长度位改为1后结束；否则前往步骤8)；8)读写驱动及感应放大模块将纠错后的正确数据写回物理地址A存储，由逻辑控制模块将LAMT表格中物理地址A对应的存储时间长度位改为1后结束；9)读写驱动及感应放大模块上报原始出错率超过报警门限，逻辑控制模块判断是否存在对物理地址A的写请求，如果有则前往执行10)，否则执行步骤11)；10)逻辑控制模块指定尚未存储数据的物理地址B，将需要写入的数据存入物理地址B中并将LAMT表格中物理地址A修改为物理地址B，将物理地址B对应的存储时间长度位改为1，逻辑控制模块将物理地址A标记为坏地址，读写驱动及感应放大模块删除纠错后的正确数据后结束；11)由逻辑控制模块指定尚未存储数据的物理地址B，将完成纠错的正确数据存入物理地址B中并将LAMT表格中物理地址A修改为物理地址B，将物理地址B对应的存储时间长度位改为1，逻辑控制模块将物理地址A标记为坏地址后结束。作为优选，所述步骤(2)的步骤如下：i)逻辑控制模块定期扫描LAMT表格，扫描时间间隔是预设的；ii)判断LAMT表格中的每一个逻辑地址对应的存储时间长度位是否达到时间长度位上限，若未达到，将该逻辑地址对应的存储时间长度位加后则跳往步骤vii)，否则执行步骤iii)；iii)读写驱动及感应放大模块将该逻辑地址对应的数据读出，并进行ECC纠错后统计该数据的原始出错率；iv)判断原始出错率是否超过报警门限，若超过，则跳往步骤vi)，否则执行步骤v)；v)将纠错后的正确数据写回原地址，并将该数据的逻辑地址对应的存储时间长度位改为1后跳往步骤vii)；vi)逻辑控制模块指定尚未存储数据的物理地址，将完成纠错的正确数据存入指定的物理地址中后修改LAMT表格中的逻辑地址与物理地址映射关系，并将该数据的逻辑地址对应的存储时间长度位改为1，跳往步骤vii)；vii)继续扫描LAMT表格中下一个逻辑地址，直至LAMT表格中所有逻辑地址均被扫描完毕后结束。作为优选，所述步骤ii)的时间长度位上限为预设的。一种非易失存储器结构，包括：接口模块、逻辑控制模块、物理地址解析模块、读写驱动及感应放大模块、NVM阵列；接口模块与逻辑控制模块连接；逻辑控制模块分别与物理地址解析模块、读写驱动及感应放大模块连接；NVM阵列分别与物理地址解析模块、读写驱动及感应放大模块相连。作为优选，所述的接口模块为DDR3，LPDDR3，DDR4，LPDDR4，P本文档来自技高网...

【技术保护点】
一种基于纠错回写技术提升非易失存储器性能的方法，其特征在于，包括如下步骤：(1)在每次数据读取时进行纠错，若发现错误数据，采用纠错回写方法将数据纠错后并根据错误情况将纠错后数据回写至原地址位；纠错时，若发现纠错数据段的原始出错率超过了预设的报警门限，则启动内部搬移程序，将该数据段从原地址搬移到新地址进行存储；(2)采用定期扫描数据巡检方式对长期未被读取的数据进行扫描搬移，在数据扫描搬移过程中按照步骤(1)所述方法完成数据纠错。

【技术特征摘要】
1.一种基于纠错回写技术提升非易失存储器性能的方法，其特征在于，包括如下步骤：(1)在每次数据读取时进行纠错，若发现错误数据，采用纠错回写方法将数据纠错后并根据错误情况将纠错后数据回写至原地址位；纠错时，若发现纠错数据段的原始出错率超过了预设的报警门限，则启动内部搬移程序，将该数据段从原地址搬移到新地址进行存储；(2)采用定期扫描数据巡检方式对长期未被读取的数据进行扫描搬移，在数据扫描搬移过程中按照步骤(1)所述方法完成数据纠错。2.根据权利要求1所述的一种基于纠错回写技术提升非易失存储器性能的方法，其特征在于：所述步骤(1)的步骤如下：1)逻辑控制模块根据主机端读指令和逻辑地址查找LAMT，得到数据的物理地址A并将物理地址A送给物理地址解析模块；2)物理地址解析模块根据物理地址A打开NVM阵列相应的物理存储单元，准备读取；3)读写驱动及感应放大模块从NVM阵列中读出数据，检测数据后对数据进行纠错；4)判断数据是否有错误，若没有错误，将没有错误的数据返回给主机端后结束；否则，执行步骤5)；5)读写驱动及感应放大模块对数据进行纠错，并将纠错后的正确数据送给主机端，并统计数据的原始出错率，启动纠错回写机制；6)逻辑控制模块判断原始出错率是否超过预设的报警门限，若超过，则跳往步骤9)；否则，执行步骤7)；7)逻辑控制模块判断是否存在对物理地址A的写请求，如果有则读写驱动及感应放大模块删除纠错后的正确数据，并等待逻辑控制模块将新数据写入物理地址A，由逻辑控制模块将LAMT表格中物理地址A对应的存储时间长度位改为1后结束；否则前往步骤8)；8)读写驱动及感应放大模块将纠错后的正确数据写回物理地址A存储，由逻辑控制模块将LAMT表格中物理地址A对应的存储时间长度位改为1后结束；9)读写驱动及感应放大模块上报原始出错率超过报警门限，逻辑控制模块判断是否存在对物理地址A的写请求，如果有则前往执行10)，否则执行步骤11)；10)逻辑控制模块指定尚未存储数据的物理地址B，将需要写入的数据存入物理地址B中并将LAMT表格中物理地址A修改为物理地址B，将物理地址B对应的存储时间长度位改为1，逻辑控制模块将物理地址A标记为坏地址，读写驱动及感应放大模块删除纠错后的正确数据后结束；11)由逻辑控制模块指定尚未存储数据的物理地址B，将完成纠错的正确数据存入物理地址B中并将LAMT表格中物理地址A修改为物理地址B，将物理地址B对应的存储时间长度位改为1，逻辑控制模块将物理地址A标记为坏地址后结束。3.根据权利要求1所述的一种基于纠错回写技术提升非易失存储器性能的方法，其特征在于：所述步骤(2)的步骤如下...

【专利技术属性】
技术研发人员：徐庶，陆宇，
申请(专利权)人：中电海康集团有限公司，
类型：发明
国别省市：浙江,33