环形分频器制造技术

分频器或计数器的电路可包括具有用于划分输入频率(Vin,202)以得到输出频率的多个环(210,220,230)的分频器(200)。第一和第二环(210,220)可包括奇数编号的多个元件，例如反相器，其中环的每个反相器耦合到在循环链中环的另一反相器。输入频率(Vin,202)可被输入到第一环(210)的反相器(212A‑N)的电源输入。第二环形反相器(222A‑N)可在电源输入处耦合到第一环形反相器的输出节点，其导致第二环在由(N‑1)给出的第一频率的除法速率下操作，其中N是在环中的反相器的数量。电路可被使用在分频器和计数器中，例如锁相环(PLL)和模数转换器(ADC)。

Ring divider

【技术实现步骤摘要】
【国外来华专利技术】环形分频器相关专利申请的交叉引用本申请要求YousofMortazavi等人的2015年5月20日提交的且标题为“RingFrequencyDividersandCounters”的美国临时专利申请号62/164,355的优先权权益，该临时专利在此通过引用被并入。
本公开涉及与分频器和计数器有关或有关系的方法或实现。更特别地，本公开的部分涉及结合电压或电流控制环形振荡器使用的低功率分频器和计数器。
技术介绍
分频器或时钟分频器是接收具有频率fin的输入信号并产生频率的输出信号的电路：fout＝fin/n，其中n是整数。基于分频器的计数器使用分频器电路和逻辑电路来从输入时钟的边缘产生计数。可在基于电压控制振荡器(VCO)/电流控制振荡器(CCO)的量化器中使用基于分频器的计数器。对于低功率操作，基于分频器的计数器(例如异步或纹波计数器)由于每个分频器级的分频而提供功率节省。在基于VCO/CCO的量化器中，输入信号调制环形振荡器的频率，环形振荡器的相位可以在某些时刻和以在所确定的连续样本之间的相位增量被采样。对于N级环形振荡器的每个周期，其中N是大于或等于三的奇数整数，所采样的环输出(例如N位输出)可被解码到2N个分立状态中的1个。因此，量化器被得到并被提供有1到2N个分立状态。通过对环形振荡器的N个输出采样而得到的量化器的最低有效位(LSB)是2π/2N。在相位的采样比振荡频率慢得多的应用中，相位可卷绕多次，从而产生在相位测量中的模糊。例如，如果相位被解码到k*2π/2N，则在环形振荡器的输出的连续样本之间的相位增量可能是下列项之一：或类似项。因此，需要或期望改进的分频器和计数器，其增加计数器中的状态的数量以去除模糊。这里提到的缺点仅仅是代表性的，且简单地被包括以强调存在对在消费者级设备(例如移动电话)中使用的改进的电气部件、特别是对分频器和包括分频器的电气零件的需要。本文所述的实施例解决了某些缺点，但不一定是在这里所述的或在本领域中已知的每个缺点。
技术实现思路
具有提高的精度的分频器或计数器的电路可包括具有用于划分输入频率以得到不同的输出频率的多个环的分频器。环可以按同心方式布置，使得第一环的每个元件的输出用于控制第二环的元件。第一环可包括奇数编号的多个元件，例如反相器，其中每个反相器耦合到在循环链中的另一反相器。第一环反相器中的每个可在电源输入处耦合到接收第一频率的信号的输入节点用于划分到第二频率。第二环也可包括奇数编号的多个元件，例如反相器，其中每个反相器的输出耦合到另一反相器的输入以形成循环链。第二环反相器可在电源输入处耦合到第一环反相器的输出节点。额外的环可以用第二环反相器耦合到第一环反相器的类似方式耦合到第二环反相器。这些额外的环可提供在另外的所划分的频率下的另外的输出信号。这些分频器可例如在结合电压或电流控制的环形振荡器使用的低功率分频器和计数器中实现。在一些实施例中，分频器可在锁相环(PLL)或模数转换器(ADC)中实现。虽然描述了元件的环，电路不需要一定以循环方式被组织在设备中或集成电路中，而替代地，可以用线性或其它方式布置，同时仍然维持在元件之间的类似连接，使得元件与在本文所述的环中的元件类似地操作。根据一个实施例，装置可包括配置成在由施加的信号确定的第一频率下被驱动的第一环形振荡器和互连到第一环形振荡器的第二环形振荡器，其中第二环形振荡器配置成在第二频率下操作，第二频率为第一频率除以整数。在装置的某些实施例中，第一环形振荡器可包括第一多个锁存器，其被配置成链使得多个锁存器中的每个的输入是第一多个锁存器中的不同的一个锁存器的输出；以及第二环形振荡器可包括第二多个锁存器，其被配置成链使得第二多个锁存器中的每个的输入是第二多个锁存器中的不同的一个锁存器的输出；装置还可包括多个启动开关，其中第二多个锁存器中的每个通过多个启动开关中的一个耦合到电源，以及其中多个启动开关中的每个耦合到第一多个反相器中的一个的输出并由第一多个反相器中的一个的输出切换；多个启动开关可以包括仅n沟道金属氧化物半导体(NMOS)设备；装置还可包括耦合到第一环形振荡器和第二环形振荡器的解码器；第一环形振荡器和第二环形振荡器可至少部分地基于冗余编号系统来产生输出，以及其中解码器将输出转换到非冗余编号系统；第一环形振荡器、第二环形振荡器和解码器可耦合在一起以形成基于环形分频器的计数器；装置还可包括耦合到第二环形振荡器的至少一个元件的卡状态消除器电路，其中卡状态消除器电路配置成校正在第二环形振荡器的至少一个元件中的错误；第二环形振荡器的至少一个元件可包括具有集成卡状态消除的锁存器；具有集成卡状态消除的锁存器可包括跟随有反相器的门控缓冲器；具有集成卡状态消除的锁存器可包括具有三个输入的元件，该三个输入包括耦合到第二环形振荡器的前一元件的输出的第一输入、耦合到第二环形振荡器的在前一元件之前的元件的输出的第二输入、以及耦合到第二环形振荡器的第一元件的反相输出的第三输入；和/或装置还可包括互连到第二环形振荡器的第三环形振荡器，其中第三环形振荡器配置成在第三频率下操作，第三频率为第二频率除以整数倍数。根据另一实施例，方法可包括在由施加的信号确定的第一频率下驱动第一环形振荡器以及在第二频率下根据第一环形振荡器的输出驱动第二环形振荡器，第二频率为第一频率除以整数。在一些实施例中，该方法还可包括对第一环形振荡器和第二环形振荡器的输出解码以得到值；和/或在第三频率下根据第二环形振荡器的输出驱动第三环形振荡器，第三频率为第二频率除以整数。在方法的某些实施例中，驱动第一环形振荡器的步骤可包括将信号施加到第一环形振荡器的第一多个元件的电源输入，使得第一多个元件中的每个元件的输出驱动第一多个元件的下一元件的输入以在第一频率下切换，并且其中驱动第二环形振荡器的步骤可包括将第一环形振荡器的多个元件的多个输出施加到第二环形振荡器的第二多个元件的电源输入；将第一环形振荡器的多个元件的多个输出施加到第二环形振荡器的第二多个元件的电源输入的步骤可包括将多个输出施加到耦合在电源轨和第二多个元件的电源输入之间的多个启动开关；驱动第一环形振荡器和驱动第二环形振荡器的步骤产生冗余编号系统，以及其中对输出解码的步骤可包括将冗余编号系统转换到非冗余编号系统；驱动第二环形振荡器的步骤可包括将第二环形振荡器的至少一个元件从卡状态驱动出；和/或将第二环形振荡器的至少一个元件从卡状态驱动出的步骤可包括校正在至少一个元件中的错误，例如在初始化状态中的错误；将第二环形振荡器的至少一个元件从卡状态驱动出的步骤可包括比较至少一个元件的输出与在第二环形振荡器中的前一元件的输出。根据另一实施例，模数转换器(ADC)可包括配置成接收输入模拟信号的输入节点、配置成接收输入模拟信号的电流控制振荡器、以及耦合到电流控制振荡器并配置成输出表示输入模拟信号的数字位的解码器。电流控制振荡器可包括配置成在由输入模拟信号确定的第一频率下被驱动的第一环形振荡器和配置成互连到第一环形振荡器的第二环形振荡器，其中第二环形振荡器配置成在第二频率下操作，第二频率为第一频率除以整数。在一些实施例中，ADC还可包括耦合在输入节点和电流控制振荡器之间的电压到电流转换器。在模数转换器(ADC)的某些实施例中，解码器可本文档来自技高网...

【技术保护点】
一种装置，包括：第一环形振荡器，其配置成在由施加的信号确定的第一频率下被驱动；以及第二环形振荡器，其互连到所述第一环形振荡器，其中所述第二环形振荡器配置成在第二频率下操作，所述第二频率是所述第一频率除以整数。

【技术特征摘要】
【国外来华专利技术】2015.05.20 US 62/164,3551.一种装置，包括：第一环形振荡器，其配置成在由施加的信号确定的第一频率下被驱动；以及第二环形振荡器，其互连到所述第一环形振荡器，其中所述第二环形振荡器配置成在第二频率下操作，所述第二频率是所述第一频率除以整数。2.如权利要求1所述的装置，其中所述第一环形振荡器包括第一多个锁存器，所述第一多个锁存器被配置成链使得所述多个锁存器中的每个的输入是所述第一多个锁存器中的不同的一个锁存器的输出，并且其中所述第二环形振荡器包括第二多个锁存器，所述第二多个锁存器被配置成链使得所述第二多个锁存器中的每个的输入是所述第二多个锁存器中的不同的一个锁存器的输出。3.如权利要求2所述的装置，还包括多个启动开关，其中所述第二多个锁存器中的每个通过所述多个启动开关中的一个耦合到电源，并且其中所述多个启动开关中的每个耦合到第一多个反相器中的一个的输出并由所述第一多个反相器中的一个的输出切换。4.如权利要求1所述的装置，其中所述多个启动开关包括n沟道金属氧化物半导体(NMOS)设备。5.如权利要求1所述的装置，还包括耦合到所述第一环形振荡器和所述第二环形振荡器的解码器。6.如权利要求5所述的装置，其中所述第一环形振荡器和所述第二环形振荡器至少部分地基于冗余编号系统来产生输出，并且其中所述解码器将所述输出转换到非冗余编号系统。7.如权利要求5所述的装置，其中所述第一环形振荡器、所述第二环形振荡器和所述解码器耦合在一起以形成基于环形分频器的计数器。8.如权利要求1所述的装置，还包括耦合到所述第二环形振荡器的至少一个元件的卡状态消除器电路，其中所述卡状态消除器电路配置成校正在所述第二环形振荡器的至少一个元件中的错误。9.如权利要求1所述的装置，其中所述第二环形振荡器的至少一个元件包括配置成提供集成卡状态消除的锁存器。10.如权利要求9所述的装置，其中配置成提供集成卡状态消除的所述锁存器包括跟随有反相器的门控缓冲器。11.如权利要求9所述的装置，其中配置成提供集成卡状态消除的所述锁存器包括具有三个输入的元件，所述三个输入包括耦合到所述第二环形振荡器的前一元件的输出的第一输入、耦合到所述第二环形振荡器的在所述前一元件之前的元件的输出的第二输入、以及耦合到所述第二环形振荡器的所述第一元件的反相输出的第三输入。12.如权利要求1所述的装置，还包括互连到所述第二环形振荡器的第三环形振荡器，其中所述第三环形振荡器配置成在第三频率下操作，所述第三频率是所述第二频率除以整数倍数。13.一种方法，包括：在由施加的信号确定的第一频率下驱动第一环形振荡器；以及根据所述第一环形振荡器的输出在第二频率下驱动第二环形振荡器，所述第二频率是所述第一频率除以整数。14.如权利要求13所述的方法，其中驱动所述第一环形振荡器的步骤包括将信号施加到所述第一环形振荡器的第一多个元件的电源输入，使得所述第一多个元件中的每个元件的输出驱动所述第一多个元件中的下一元件的输入以在所述第一频率下切换，并且其中驱动所述第二环形振荡器的步骤包括将所述第一环形振荡器的所述多个元件的多个输出施加到所述第二环形振荡器的第二多个元件的电源输入。15.如权利要求14所述的方法，其中所述第一环形振荡器的所述多个元件的所述多个输出施加到所述第二环形振荡器的第二多个元件的电源输入的步骤包括将所述多个输出施加到耦合在电源轨和所述第二多个元件的所述电源输入之间的多个启动开关。16.如权利要求13所述的方法，还包括对所述第一环形振荡器和所述第二环形振荡器的输出解码以得到值。17.如权利要求16所述的方法，其中驱动所述第一环形振荡器和驱动所述第二环形振荡器的步骤产生冗余编号系统，并且其中对所述输出解码的步骤包括将所述冗余编号系统转换到非冗余编号系统。18.如权利要求13所述的方法，其中驱动所述第二环形振荡器的步骤包括将所述第二环形振荡器的至少一个元件从卡状态驱动出。19.如权利要求18所述的方法，其...

【专利技术属性】
技术研发人员：J·L·梅兰桑，Y·莫尔塔扎维，A·布伦南，
申请(专利权)人：思睿逻辑国际半导体有限公司，
类型：发明
国别省市：英国,GB