中断控制器制造技术

一种中断控制器包括可以接收MMIO操作请求的结构从电路、多个输出中断线路、多个中断寄存器(其中每个中断寄存器对应于一输出中断线路)、与结构从电路和中断寄存器通信的MMIO路由电路、用于接收线路中断的多个输入中断线路以及与输入中断线路和中断寄存器通信的线路中断路由电路。中断寄存器存储针对中断的数据，该数据用作中断的源和/或需要针对该中断完成(一个或多个)什么任务的指示。

Interrupt controller

An interrupt controller includes a structure capable of receiving MMIO operation requests from a plurality of output circuit, interrupt circuit, multiple interrupt register (each interrupt register corresponds to an output interrupt line), routing and MMIO routing circuit, interrupt circuit structure from the circuit and interrupt register communication for receiving a plurality of input line interrupt interrupt circuit and the line and interrupt input circuit and interrupt register communication. The interrupt register stores the interrupt data, which is used as an interrupt source and / or an indication of what tasks are required to complete the interrupt (one or more).

【技术实现步骤摘要】
【国外来华专利技术】中断控制器背景在许多计算机系统(包括片上系统(SOC))中，硬件设备(处理器内核、网卡、打印机、其他外围设备等)通过中断与处理器内核和其他实体进行通信。传统上，使用与处理器内核(或其他设备)的中断输入的直接线路连接来断言(assert)中断。概述提出了一种不需要很多直接线路的中断控制器。虽然中断控制器可具有一些直接线路，但中断也可以是基于存储器映射输入/输出(MMIO)的，其中中断的源使用标准结构/总线写入来发送中断。为了提供支持特征集中的灵活性，中断控制器包括一组MMIO可读中断寄存器，以允许中断目标稍后确定关于中断的数据或消息。路由电路被用来将关于中断的消息/数据路由到适当的中断寄存器，以使得可持续保持该消息/数据，并且多个实体可将中断发送到公共目标。中断控制器的一个实施例包括可以接收MMIO操作请求的结构(例如，总线)从电路、多个输出中断线路、多个中断寄存器(其中每个中断寄存器对应于一输出中断线路)、与结构从电路和中断寄存器通信的MMIO路由电路、用于接收线路中断的多个输入中断线路以及与输入中断线路和中断寄存器通信的线路中断路由电路。中断寄存器存储针对中断的数据，以使得数据用作中本文档来自技高网...

【技术保护点】
一种中断控制器，包括：连接到计算系统的结构的结构从电路，所述结构从电路被配置为接收包括MMIO地址和MMIO写入数据的MMIO写入请求，所述MMIO写入数据包括要针对MMIO中断完成的任务的指示；多个输出中断线路；多个中断寄存器，每个中断寄存器对应于所述多个输出中断线路的至少一个输出中断线路；以及MMIO路由电路，所述MMIO路由电路被连接到所述结构从电路和所述多个中断寄存器，所述MMIO路由电路被配置为将所接收的MMIO写入数据路由到与由所接收的MMIO地址所标识的目标输出中断线路对应的目标中断寄存器，以使得所述目标中断寄存器存储针对所述MMIO中断要完成的任务的指示，在所述目标中断寄存器中...

【技术特征摘要】
【国外来华专利技术】2015.05.05 US 14/704,0921.一种中断控制器，包括：连接到计算系统的结构的结构从电路，所述结构从电路被配置为接收包括MMIO地址和MMIO写入数据的MMIO写入请求，所述MMIO写入数据包括要针对MMIO中断完成的任务的指示；多个输出中断线路；多个中断寄存器，每个中断寄存器对应于所述多个输出中断线路的至少一个输出中断线路；以及MMIO路由电路，所述MMIO路由电路被连接到所述结构从电路和所述多个中断寄存器，所述MMIO路由电路被配置为将所接收的MMIO写入数据路由到与由所接收的MMIO地址所标识的目标输出中断线路对应的目标中断寄存器，以使得所述目标中断寄存器存储针对所述MMIO中断要完成的任务的指示，在所述目标中断寄存器中存储针对所述MMIO中断要完成的任务的指示触发所述目标输出中断线路的断言。2.根据权利要求1所述的中断控制器，其特征在于，还包括：连接到所述结构从电路和所述多个中断寄存器的读取电路，所述读取电路被配置为使得能够响应于在所述结构从电路处接收到的MMIO读取来读取所述中断寄存器的内容。3.根据权利要求1所述的中断控制器，其特征在于：所述MMIO路由电路被配置为将所述中断请求路由到中断寄存器，以使得在交叠时间段内有效的针对相同目标的多个中断请求被路由到相同的中断寄存器并且用指示针对相应中断要完成的不同任务的不同数据同时填充所述相同的中断寄存器，使用数据填充中断寄存器导致相应的输出中断线路被断言。4.根据权利要求1所述的中断控制器，其特征在于，还包括：与所述MMIO路由电路和所述中断寄存器通信的写入模式电路，所述MMIO地址包括写入模式指示；以及其中所述写入模式电路被配置为基于所述写入模式指示使得所述MMIO写入数据盖写所述目标中断寄存器的现有内容，使得所述MMIO写入数据被写入所述目标中断寄存器而不丢失所述目标中断寄存器的所述现有内容，使得所述MMIO写入数据与所述目标中断寄存器的所述现有内容相组合。5.根据权利要求1所述的中断控制器，其特征在于，还包括：多个输入线路中断；以及连接到所述输入线路中断和所述中断寄存器的线路中断路由电路，使得在所述输入线路中断处接收的中断请求使得数据被添加到所述中断寄存器，将数据添加到所述中断寄存器使得相应的输出中断线路被断言。6.根据权利要求1所述的中断控制器，其特征在于，还包括：多个输入线路中断；以及连接到所述输入线路中断和所述中断寄存器的线路中断路由电路，响应于所接收的线路中断，所述线路中断路由电路被配置为生成多位中断数据，所述多位中断数据包括针对所接收的线路中断要完成的任务的指示，所述线路中断路由电路路由所述多位中断数据并将所述多位中断数据存储在对应于与所接收的线路中断相关联的输出中断线路的中断寄存器处，将数据存储在所述中断寄存器中使得相应的输出中断线路被断言。7.根据权利要求1所述的中断控制器，其特征在于，还包括：多个输入线路中断；以及与所述输入线路中断和所述中断寄...

【专利技术属性】
技术研发人员：T·奥兹刚纳，R·A·谢勒，E·泰瑞，J·罗斯，
申请(专利权)人：微软技术许可有限责任公司，
类型：发明
国别省市：美国,US