The invention relates to a detection method based on FPGA edge and noise, including: the original image is transformed into a MIF format file, and stored in the FPGA port ROM IP core, using the address count image data read out from the ROM; the Gauss Laplasse operator image with 5 * 5 in convolution operation; four directions by using the template to calculate Sobel operator in four directions at the center of 7 * 7 array at the maximum first-order partial derivative; LOG operator convolution value threshold, identify suspicious zero crossing points and non zero crossing point; zero crossing point for suspicious, and when the center point to the direction of the gradient method is consistent that this is true zero crossing point, otherwise false zero crossing point; on the true zero crossing point and false zero crossing point, respectively, dilation and erosion operation gradient direction; for non zero crossing point, corrosion expansion opening operation, The image is de-noised and the edge of the image is obtained.
【技术实现步骤摘要】
一种基于FPGA的降噪边缘检测方法
本专利技术涉及图像处理和机器视觉
技术介绍
边缘检测是数字图像处理领域中一个重要的组成部分,传统的边缘检测算子是利用灰度的剧烈变化来检测出图像的边缘,这些方法虽然能够检测出边缘但是对图像当中的噪声却不能很好的滤除反而产生较大的响应。如何提高边缘检测的精度是众多学者一直在研究的问题。
技术实现思路
本专利技术的目的是提供一种更为精确的图像边缘检测对即使被噪声污染的图片也能起到精确的边缘检测的效果。并且利用FPGA的并行性和流水线处理的优势,提高系统的实时性和便携性。提供一种基于FPGA的降噪型边缘检测系统。本专利技术的技术方案如下:一种基于FPGA的降噪型边缘检测方法,包括下列的步骤:(1)将待处理图像转化成FPGA可以识别的两个mif格式文件,并存入FPGA中的两个单口ROMIP核,一个mif文件为图片的像素索引值,另一个mif文件为索引值对应的像素值,之后利用地址计数将图像数据从ROM中读出;(2)将图像与5×5的高斯拉普拉斯算子进行卷积操作,方法如下:从ROM中读出的图像数据利用移位寄存器ShiftRegister缓存 ...
【技术保护点】
一种基于FPGA的降噪型边缘检测方法,包括下列的步骤:(1)将待处理图像转化成FPGA可以识别的两个mif格式文件,并存入FPGA中的两个单口ROM IP核,一个mif文件为图片的像素索引值,另一个mif文件为索引值对应的像素值,之后利用地址计数将图像数据从ROM中读出;(2)将图像与5×5的高斯拉普拉斯算子进行卷积操作,方法如下:从ROM中读出的图像数据利用移位寄存器Shift Register缓存7行,之后将7行数据随着时钟周期存入7×7的寄存器阵列;对于模板中的乘法运算利用Verilog语言中的移位运算符达到乘以2的幂次的效果,之后将模板覆盖的25寄存器相加得到一个卷 ...
【技术特征摘要】
1.一种基于FPGA的降噪型边缘检测方法,包括下列的步骤:(1)将待处理图像转化成FPGA可以识别的两个mif格式文件,并存入FPGA中的两个单口ROMIP核,一个mif文件为图片的像素索引值,另一个mif文件为索引值对应的像素值,之后利用地址计数将图像数据从ROM中读出;(2)将图像与5×5的高斯拉普拉斯算子进行卷积操作,方法如下:从ROM中读出的图像数据利用移位寄存器ShiftRegister缓存7行,之后将7行数据随着时钟周期存入7×7的寄存器阵列;对于模板中的乘法运算利用Verilog语言中的移位运算符达到乘以2的幂次的效果,之后将模板覆盖的25寄存器相加得到一个卷积值。(3)利用0°,45°,90°和135°四个方向sobel算子的模板计...
【专利技术属性】
技术研发人员:董恩增,杜建宝,佟吉刚,张祖锋,陈超,焦迎杰,
申请(专利权)人:天津理工大学,
类型:发明
国别省市:天津,12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。