处理器芯片仿真器制造技术

本发明专利技术公开了一种处理器芯片仿真器，包括处理器核、管理模块、XRAM存储器和复位检测模块；管理模块内有随机数发生器，以及一个XRAM单元首次读标志表；管理模块通过第一标准数据/地址总线与XRAM存储器相连接，通过第二标准数据/地址总线与处理器核相连接。复位检测模块通过复位信号线与管理模块相连接；复位检测模块实时监测外部激励环境，判断是否处于下电状态，如果处于下电状态，则输出有效复位信号；如果不处于下电状态，则输出无效复位信号；管理模块检测到复位信号从无效变为有效时，刷新XRAM单元首次读标志表，使其全部变为首次读取标志。本发明专利技术能够真实模拟重新上电后产品芯片XRAM模块变为随机数的功能。

Processor chip emulator

The invention discloses a processor chip simulator, including the processor, memory management module, XRAM management module and reset detection module; a random number generator, and a XRAM unit for the first time reading table management module; the first standard data / address bus and XRAM memory connected by second standard data / address bus the processor is connected with. The reset detection module is connected by a reset signal line and real-time monitoring management module; the external reset detection module incentive environment, determine whether in power down state, if it is under the power condition, the output signal is not effectively reset; if the power down state, the output signal is invalid reset; management module detects the reset signal from invalid variable is valid, refresh XRAM unit first read mark table, make it all for the first time to read the signs. The invention can truly simulate the function of the product chip XRAM module to be a random number after recharging.

【技术实现步骤摘要】
处理器芯片仿真器
本专利技术涉及一种处理器芯片仿真器。
技术介绍
处理器芯片内有用户开发的用户程序，在用户程序的编写和调试中，所使用的工具一般是仿真器。仿真器内使用包含产品处理器芯片各项功能的仿真芯片，用于模拟产品处理器芯片的工作行为，仿真芯片与仿真器其他部件(存放用户程序的程序存储器、存放数据的数据存储器，以及用户电脑上的集成开发环境等)配合实现用户程序的仿真运行和各项调试功能。处理器芯片一般都含有片内XRAM(on-chipexpandedRAM，外部随机存储器)，作为存放数据的数据存储器，可用于数据存放、缓存，以及参数传递等等。XRAM在物理特性上具有上电值随机的特性，也就是说，芯片每次重新上电后，XRAM内数据都是随机值。这一特性是处理器芯片代码设计时需要关注和考虑的，例如，代码中需要设计初始化XRAM数据缓存区、防止数据缓冲区未初始化就读取内容的代码段等，所以也需要在仿真器设计中等效实现这一功能，供用户在开发代码时对这样的代码段进行调试和测试。现有的仿真器设计中，以仿真芯片替代产品芯片，仿真芯片内包含了与产品芯片功能、性能基本一致的XRAM模块，仿真器上电时仿真芯片内的XRAM数据是随机值，与产品芯片一致。但是，仿真器还需要模拟产品芯片反复上下电的过程，而一般考虑系统初始化时间、稳定性和使用寿命等因素，仿真器整机不会做成反复重新上下电，而是把来自外围的上下电等效为一个复位信号，具体来说，就是在发生下电/重新上电时，仿真器整体不下电/重新上电，而是检测出下电/重新上电的行为，产生一个进入/退出复位的信号给仿真芯片，控制仿真芯片进入/退出复位状态。退出复位后，仿真芯片内的程序指针、寄存器值、存储器值等需要都回到上电后的初始状态，从功能上等效实际产品芯片的上电后状态。这其中也包括仿真芯片内的XRAM区域，在重新上电发生后XRAM区域内的数据需要全部变成随机值。现有常见仿真器的做法是，仿真芯片内的XRAM等效为双口RAM，在检测到退出复位、重新上电的信号后，仿真器产生一组随机数，并绕开芯片处理器从后台通道对仿真芯片的XRAM区域执行一遍全片写入随机数操作，从功能上等效了产品芯片重新上电后，XRAM内全部变成随机值的特性。但是，实际产品芯片中重新上电后XRAM内数据变成随机数是XRAM的物理特性决定的，从重新上电到XRAM数据都为随机数，中间是没有额外耗时的。现有仿真器中这样的做法，虽然从功能上等效出了XRAM重新上电后数据变为随机值的功能，但是因为存在一个产生一组随机数，并通过后台通道对全XRAM重新写入随机数的过程，这一过程有一定的耗时，一般会有几十到几百微秒级(基于常规XRAM5-20纳秒写入延时，XRAM10-100K字节大小，仿真器以60-100M速度写入)。如果处理器芯片配置中XRAM的存储容量较大、XRAM的写入时延较大、仿真器写入XRAM的操作速度较低，这个耗时也会随之增加，造成仿真器与实际产品芯片在上电性能上的明显差异，不利于用户代码的调试和测试。同时，双口RAM结构较为复杂，有两组通道可以对XRAM进行读写操作，也降低了系统的可靠性。针对上述问题，有一些现有处理器芯片仿真器做成了利用上电复位前的这段时间来把XRAM全部刷成随机值，也就是在发生下电、仿真芯片进入复位后就开始把全XRAM区域刷成随机值，如果在重新上电、仿真芯片退出复位时已经刷完，则仿真芯片开始工作后对用户程序而言，全XRAM区域已经是随机值了，与产品芯片功能、性能完全一致。但是，这里也有一个明显的问题，采用这种方法必须保证刷全XRAM的过程必须在下电到上电这个时间区间内完成，否则就会造成上电后部分XRAM没有变成随机值的情况。随着处理器速度、系统性能的不断提升，设计和工艺的不断改进，实际产品处理器芯片所需要的放电时间(芯片完全下电)越来越短，对应的为了提供系统整体工作性能，很多实际系统中给予处理器芯片下电到上电这个时间区间也越来越小，同时随着应用复杂度的增加、工艺的改进、存储器成本的下降等影响，处理器芯片内的XRAM资源也越来越大，这样对应到相应的处理器芯片仿真器中，刷一遍全XRAM空间的耗时也在对应增加，投入到系统中调试和测试时，更由于系统留给仿真器刷XRAM的下电到上电时间区间也在减小，上述的现有仿真器设计中，来不及在所述下电到上电时间区间内刷完整个XRAM，导致上电后仍有部分XRAM没有刷完的情况越来越多地出现，造成了仿真器与产品芯片在功能上的差异，这对用户程序的开发和调试有着巨大的影响。如果为了保证功能上的一致性，等刷完全XRAM后仿真芯片才退出复位，又会造成仿真器上的下电到上电时间区间被人为拉大，超出了系统实际给出的这个区间大小，造成仿真器在系统中性能上与产品芯片的差异，同样不利于调试和测试。如果提高仿真器其他部件工作性能，提升产生随机数和写入全XRAM空间的速度，虽然可以改善上述问题，但是XRAM是有操作时序、通道和写入时延的，也就是说写全XRAM区域的耗时是有一个极限值的，故此，即使由于仿真器其他部件性能提升，产生随机数的耗时极短，在上述设计中，写全XRAM的耗时仍然会成为问题的瓶颈。
技术实现思路
本专利技术要解决的技术问题是提供一种处理器芯片仿真器，能真实模拟重新上电后产品芯片XRAM模块变为随机数的功能，从用户代码调试和测试角度看，复位到XRAM数据变为随机数的耗时不可见。为解决上述技术问题，本专利技术的处理器芯片仿真器，包括：处理器核、管理模块、XRAM存储器和复位检测模块；所述管理模块内具有一随机数发生器，以及一个XRAM单元首次读标志表；所述管理模块通过第一标准数据/地址总线与XRAM存储器相连接，所述管理模块通过第二标准数据/地址总线与处理器核相连接；所述复位检测模块通过复位信号线与管理模块相连接；所述处理器核通过管理模块对XRAM存储器内的数据单元进行读取或写入操作；所述管理模块从处理器核得到的是写入某地址的XRAM存储器内的数据单元操作时，首先检查XRAM单元首次读标志表中对应地址上的标志值，如果是首次读取标志，则改为非首次读取标志；如果是非首次读取标志，则不需要修改；然后管理模块把和处理器核连接的第二标准数据/地址总线与和XRAM存储器连接的第一标准数据/地址总线对接，即处理器核可以写入XRAM存储器；所述管理模块从处理器核得到的是读取某地址的XRAM存储器内的数据单元操作时，首先检查XRAM单元首次读标志表中对应地址上的标志值，如果是首次读取标志，则改为非首次读取标志，并控制随机数发生器产生一个数据单元的随机数，并通过与处理器核连接的第二标准数据/地址总线返回给处理器核，同时，通过与XRAM存储器连接的第一标准数据/地址总线将所述随机数写入到XRAM存储器的对应地址上；如果是非首次读取标志，则不需要修改，然后管理模块把和处理器核连接的第二标准数据/地址总线与和XRAM存储器连接的第一标准数据/地址总线对接，即处理器核可以读取XRAM存储器。所述XRAM单元首次读标志表地址范围和大小与XRAM存储器地址范围和大小对应，每一个XRAM存储器内的数据单元(常见的8位、16位、32位或带校验的9位、17位、33位或自定义的18位或24位等)在XRAM单元首次读标志表内对应一个比特的首次读标志位本文档来自技高网...

【技术保护点】
一种处理器芯片仿真器，其特征在于：包括处理器核、管理模块、XRAM存储器和复位检测模块；所述管理模块内有随机数发生器，以及一个XRAM单元首次读标志表；所述管理模块通过第一标准数据/地址总线与XRAM存储器相连接，所述管理模块通过第二标准数据/地址总线与处理器核相连接；所述复位检测模块通过复位信号线与管理模块相连接；所述处理器核通过管理模块对XRAM存储器内的数据单元进行读取或写入操作；所述管理模块从处理器核得到的是写入某地址的XRAM存储器内的数据单元操作时，首先检查XRAM单元首次读标志表中对应地址上的标志值，如果是首次读取标志，则改为非首次读取标志；如果是非首次读取标志，则不需要修改；然后管理模块把和处理器核连接的第二标准数据/地址总线与和XRAM存储器连接的第一标准数据/地址总线对接，即处理器核能对XRAM存储器进行写入操作；所述管理模块从处理器核得到的是读取某地址的XRAM存储器内的数据单元操作时，首先检查XRAM单元首次读标志表中对应地址上的标志值，如果是首次读取标志，则改为非首次读取标志，并控制随机数发生器产生一个数据单元的随机数，并通过与处理器核连接的第二标准数据/地址总线返回给处理器核，同时，通过与XRAM存储器连接的第一标准数据/地址总线将所述随机数写入到XRAM存储器的对应地址上；如果是非首次读取标志，则不需要修改，然后管理模块把和处理器核连接的第二标准数据/地址总线与和XRAM存储器连接的第一标准数据/地址总线对接，即处理器核能对XRAM存储器进行读取操作。...

【技术特征摘要】
1.一种处理器芯片仿真器，其特征在于：包括处理器核、管理模块、XRAM存储器和复位检测模块；所述管理模块内有随机数发生器，以及一个XRAM单元首次读标志表；所述管理模块通过第一标准数据/地址总线与XRAM存储器相连接，所述管理模块通过第二标准数据/地址总线与处理器核相连接；所述复位检测模块通过复位信号线与管理模块相连接；所述处理器核通过管理模块对XRAM存储器内的数据单元进行读取或写入操作；所述管理模块从处理器核得到的是写入某地址的XRAM存储器内的数据单元操作时，首先检查XRAM单元首次读标志表中对应地址上的标志值，如果是首次读取标志，则改为非首次读取标志；如果是非首次读取标志，则不需要修改；然后管理模块把和处理器核连接的第二标准数据/地址总线与和XRAM存储器连接的第一标准数据/地址总线对接，即处理器核能对XRAM存储器进行写入操作；所述管理模块从处理器核得到的是读取某地址的XRAM存储器内的数据单元操作时，首先检查XRAM单元首次读标志表中对应地址上的标志值，如果是首次读取标志，则改为非首次读取标志，并控制随机数发生器产生一个数据单元的随机数，并通过与处理器核连接的第二标准数据/地址总线返回给处理器核，同时，通过与XRAM存储器连接的第一标准数据/地址总线将所述随机数写入到XRAM存储器的对应地址上；如果是非首次读取标志，则不需要修改，然后管理模块把和处理器核连接的第二标准数据/地址总线与和XRAM存储器连接的第一标准数据/地址总线对接，即处理器核能对XRAM存储器进行读取操作。2.如权利要...

【专利技术属性】
技术研发人员：许国泰，陈兵，周伟，余景原，张靖韬，王子玮，
申请(专利权)人：上海市信息网络有限公司，
类型：发明
国别省市：上海,31