低噪声电路制造技术

本发明专利技术实施例提供一种低噪声电路，其包括电流数字至模拟转换器，用于接收数字信号，以产生电流信号；以及D类放大器，与所述电流数字至模拟转换器耦接，用于从所述电流数字至模拟转换器接收所述电流信号，并且放大所述电流信号，以产生输出信号；其中，D类放大器的输入端与所述电流数字至模拟转换器的输出端直接耦接。使用本发明专利技术实施例提供的技术方案，能够减少噪声。

Low noise circuit

The embodiment of the invention provides a low noise circuit, including the current digital to analog converter for receiving digital signals, to produce the current signal; and the class D amplifier, and the current digital to analog converter coupled to analog converter for receiving the current signal from the current digital zoom, and the current signal to generate an output signal; the output input class D amplifier and the current digital to analog converter is coupled directly. The technical scheme provided by the embodiment of the invention can reduce the noise.

【技术实现步骤摘要】
低噪声电路
本专利技术总体涉及一种低噪声电路，特别涉及一种D类放大器和驱动级。
技术介绍
在音频扬声器电路中使用三电平(tri-level)的电流数模转换器(Digital-to-AnalogConverter，DAC)，当信号较小时，因为大部分电流数模转换器单元没有连接到D类放大器，所以可以改进D类型放大器的信噪比(Signal-to-NoiseRatio,SNR)。然而，当三电平的电流DAC被使用时，需要附加电路(例如电流到电压转换器和可编程增益放大器)放置在三电平电流DAC和D类放大器之间，用于信号转换和DC电平偏移。这些附件电路对信号造成额外的噪声。此外，在音频扬声器电路的驱动级，快速的转换速率具有较少的失真，较好的效率和较少的开关损耗，然而，快速的转换速率也导致严重的电磁干扰(Electromagneticinterference，EMI)问题。
技术实现思路
本专利技术的目的是提供一种低噪声电路。本专利技术一方面提供一低噪声电路，其包括电流数字至模拟转换器DAC和D类放大器，其中，电流DAC用于接收数字信号以产生电流信号；D类放大器用于直接的从电流DAC接收电流并且放大该电流以产生输出信号；其中，D类放大器的输入端与所述电流数字至模拟转换器DAC的输出端直接耦接。此外，该电路进一步包括驱动级，并且驱动级中的功率晶体管中的栅极-漏极电容能被控制以设置恰当的转换速率。本专利技术另一方面提供一电路，其包括：DAC，放大器和驱动级。该DAC用于接收数字信号以产生模拟信号，该放大器与所述DAC耦接，用于根据模拟信号产生输出信号，并且该驱动级用于根据该放大器的输出信号产生驱动信号，其中，该驱动级中晶体管的栅极-漏极是可编程的。本专利技术另一方面提供一电路，其包括：DAC，放大器和共模电压产生器。DAC用于接收数字信号以产生模拟信号，放大器用于根据该模拟信号产生输出信号，以及共模电压产生器与所述数字至模拟转换器和所述放大器耦接，用于产生共模电压并输出给所述数字至模拟转换器和所述放大器，具体可用于根据该放大器所使用的共模电压，为DAC产生一共模电压。本专利技术实施例提供的低噪声电路通过将D类放大器的输入端与电流数字至模拟转换器的输出端直接耦接，将传统的电流DAC和D类放大器之间的电流-电压转换器和可编程增益放大器去除，减少了噪声。另外，本专利技术实施例提供的电路中在驱动级中提供功率晶体管的可编程栅极-漏极电容，可以控制转换速率。在阅读了在各种附图和附图中示出的优选实施例的以下详细描述之后，本专利技术的这些和其它目的无疑将在本领域技术人员中变得显而易见。附图说明图1是本专利技术一实施例提供的电路示意图；图2是本专利技术一实施例提供的电流DAC，D类放大器和驱动级的示意图；图3是本专利技术一实施例提供的驱动级的示意图。具体实施方式在如下描述和权利要求中所使用的特定术语涉及特定的元件。本领域技术人员应该理解的是，电子设备厂商可以给元件以不同的命名。本专利技术不想以命名来区分元件，而是以功能来区分元件。在后续的描述和权利要求中，术语“包括”是一种开放式限定，其应该理解为“包含但不限于…”。而且，术语“耦接”表示直接或者间接的电连接，该连接可以表示为一直接的电连接，或者表示为通过其他装置或者连接的一间接的电连接。本专利技术提供一种低噪声电路，其中D类放大器能直接的接收电流DAC产生的电流，以及在驱动级中的功率晶体管的栅极-漏极电容(gate-draincapacitance)是可编程的，可以解决一些技术问题。请参考图1，图1是本专利技术一实施例示出的电路100的示意图。如图1所示，电路100包括数字模块110，电流DAC120，D类放大器130，驱动级140，参考电流产生器150，共模电压产生器160,和扬声器170。在该实施例中，电流DAC120是三电平电流DAC，D类放大器130直接的接收从电流DAC120输出的电流信号Iout_p和Iout_n，以产生输出信号Vout_p和Vout_n(电压输出)给驱动级140，其中，D类放大器130的输入端可以直接耦接电流DAC120的输出端。在图1所示出的电路100的操作中，首先，数字模块110产生数字音频信号到电流DAC120，并且电流DAC120接收时钟信号CLK，参考电流产生器150产生的参考电流和数字音频信号，以产生两个电流信号Iout_p和Iout_n。然后，D类放大器130接收电流信号Iout_p和Iout_n，以产生输出信号Vout_p和Vout_n，并且驱动级140根据D类放大器130的输出信号Vout_p和Vout_n产生驱动信号SPK_P和SPK_N，以驱动扬声器170。此外，参考电流产生器150根据至少两个参考电压Vrefp和Vrefn(DC电压)产生参考电流，并且共模电压产生器160产生共模电压Vcm给该电流DAC120和D类放大器130，其中，共模电压Vcm是两个参考电压Vrefp和Vrefn的平均电压(即Vcm＝(Vrefn+Vrefp)/2))，该共模电压Vcm被电流DAC120所使用。与
技术介绍
中描述的传统电路相比，图1所示实施例在电流DAC120和D类放大器130之间不具有电流到电压转换器和可编程增益放大器，因此，附加噪声能够被减少。此外，因为电流DAC120和驱动级140的供电电压不相同(驱动级140由供电电压VDD_SPK和VSS_SPK供电，并且供电电压VDD_SPK比较大(例如4.5V或者9V)，以支持扬声器170的较大输出功率；电流DAC120的供电电压的值可以与两个参考电压Vrefp和Vrefn的值相同)，由于D类放大器130的反馈环路,所以直接的移除电流到电压转换器和可编程增益放大器可能引起电流DAC120输出节点上不合适的DC电压，以及电流DAC120的净空(headroom)被减少。它也可以导致电流DAC120的不平衡的PMOS和NMOS输出阻抗。所以，本专利技术的主题之一是提供D类放大器130的设计和电流DAC120的共模电压设置，以解决问题。此外，由于本领域技术人员已知电流DAC120的内部电路和参考电压Vrefp和Vrefn，后续描述将重点集中在D类放大器130的设计上。请参考图2，图2示出本专利技术实施例提供的电流DAC120，D类放大器130和驱动级140。如图2所示，D类放大器130具有两级D类结构，D类放大器130包括第一积分级和第二积分级，其中运算放大器212和214和两个电容器C11和C12作为第一积分级(integrationstage)，运算放大器222和224，两个电阻器R21和R22，两个电容器C21和C22作为第二积分级，比较器232和234用于根据第一积分级的输出和第二积分级的输出，产生脉冲宽度调制(PulseWidthModulation,PWM)信号；以及增益放大器(gainamplifier)242和244作为驱动级140以产生驱动信号SPK_P和SPK_N，以及将增益放大器242和244的输出反馈至电流DAC120输入间的反馈环路上的电阻器RFB也作为分压器(voltagedivider)，以使D类放大器130的输入节点具有适当的值。在该实施例中，第一积分级具有伪差分(pseudo-differential)结构，即运算放大器212的第本文档来自技高网...

【技术保护点】
一种低噪声电路，其特征在于，包括：电流数字至模拟转换器，用于接收数字信号，以产生电流信号；以及D类放大器，与所述电流数字至模拟转换器耦接，用于从所述电流数字至模拟转换器接收所述电流信号，并且放大所述电流信号，以产生输出信号；其中，D类放大器的输入端与所述电流数字至模拟转换器的输出端直接耦接。

【技术特征摘要】
2016.07.15 US 62/362,612;2017.06.22 US 15/630,9421.一种低噪声电路，其特征在于，包括：电流数字至模拟转换器，用于接收数字信号，以产生电流信号；以及D类放大器，与所述电流数字至模拟转换器耦接，用于从所述电流数字至模拟转换器接收所述电流信号，并且放大所述电流信号，以产生输出信号；其中，D类放大器的输入端与所述电流数字至模拟转换器的输出端直接耦接。2.根据权利要求1所述的电路，其特征在于，D类放大器是具有积分级的伪差分放大器，被应用到伪差分放大器中的共模电压作为所述电流数字至模拟转换器的共模电压。3.根据权利要求1所述的电路，其特征在于，进一步包括：共模电压产生器，与所述电流数字至模拟转换器和所述D类放大器耦接，用于产生共模电压至所述电流数字至模拟转换器和所述D类放大器。4.根据权利要求3所述的电路，其特征在于，所述D类放大器具有伪差分积分级，以及所述共模电压产生器根据所述电流数字至模拟转换器的参考电压的平均电压或者所述电流数字至模拟转换器的参考电压的共模电压，产生所述共模电压并输出到所述电流数字至模拟转换器和所述D类放大器。5.根据权利要求1所述的电路，其特征在于，所述电流信号包括第一电流信号和第二电流信号，所述D类放大器包括：伪差分积分级，所述伪差分积分级包括第一运算放大器和第二运算放大器，其中，所述第一运算放大器的第一节点用于接收所述第一电流信号，所述第二运算放大器的第一节点用于接收所述第二电流信号，以及所述第一运算放大器的第二节点与所述第二运算放大器的第二节点耦接。6.根据权利要求5所述的电路，其特征在于，所述电流数字至模拟转换器的共模电压是所述第一运算放大器的第二节点和所述第二运算放大器的第二节点上的DC电压。7.根据权利要求5所述的电路，其特征在于，进一步包括：共模电压产生器，与所述电流数字至模拟转换器和D类放大器耦接，用于产生共模电压；所述电流数字至模拟转换器，所述第一运算放大器的第二节点和所述第二运算放大器的第二节点接收所述共模电压。8.根据权利要求1所述的电路，其特征在于，进一步包括：驱动级，与所述D类放大器耦接，用于根据所述D类放大器的输出信号产生驱动信号，所述驱动级中晶体管的栅极-漏极电容是可编程的。9.根据权利要求8所述的电路，其特征在于，所述驱动级包括：PMOS，其中所述PMOS的栅极接收所述D类放大器的输出信号，所述PMOS的源极耦接供电电压，以及所述PMOS的漏极与所述驱动级的输出节点耦接；第一开关电容电路，耦接在所述PMOS的栅极和所述PMOS的漏极之间，用于提供第一栅极-漏极电容，所述第一栅极-漏极电容是可编程的；NMOS，其中所述NMOS的栅极接收D类放大...

【专利技术属性】
技术研发人员：萧钏泓，陈冠达，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71