触控式高阶矢量调制信号发生器制造技术

本实用新型专利技术公开了一种触控式高阶矢量调制信号发生器，包含NiosⅡ软核主控制单元、FPGA基带调制信号生成模块、EPCS FLASH存储单元、SDRAM&SRAM内存单元、触控屏RA8875显示单元、触控屏GT811触控单元、AD9957上变频单元、重构滤波单元、CH376 USB2.0协议转换单元，FPGA基带调制信号生成模块连接AD9957的18位并行数据输入口，Nios软核主控制单元分别连接RA8875显示控制器单元的8080总线并口、GT811触控单元的I2C总线串口、AD9957上变频单元的SPI总线串口、CH376的SPI总线串口、EPCS FLASH存储单元的通信串口、SDRAM&SRAM内存单元的通信并口、FPGA内部基带调制信号生成模块控制口，AD9957上变频单元的pdclk时钟输出端口连接FPGA基带调制信号生成单元。本实用新型专利技术方便携带、基带速率高、调制类型多、基带滤波器灵活性好。

Touch control high order vector modulation signal generator

The utility model discloses a touch control type generator high order vector modulation signal, including Nios soft core of main control unit, FPGA baseband modulation signal generation module, EPCS FLASH, SDRAM& storage unit; a memory unit, SRAM touch screen RA8875 display unit, GT811 touch screen touch control unit, AD9957 conversion unit, reconstruction filter unit CH376 USB2.0, protocol conversion unit, FPGA baseband modulation signal generation module is connected with the AD9957 18 bit parallel data input port, Nios core main control unit is respectively connected with the RA8875 display controller unit 8080 bus port, GT811 touch control unit I2C bus serial AD9957 conversion unit, SPI bus, SPI bus serial CH376 serial port, EPCS FLASH memory unit, SDRAM& serial communication; SRAM memory unit communication port, FPGA baseband modulation signal generation module control port, The pdclk clock output port of the AD9957 upconversion unit connects the FPGA baseband modulation signal generating unit. The utility model has the advantages of convenient carrying, high base band rate, many modulation types and good flexibility of baseband filter.

【技术实现步骤摘要】
触控式高阶矢量调制信号发生器
本技术涉及一种信号发生器，特别是一种触控式高阶矢量调制信号发生器。
技术介绍
针对现代卫星通信盲均衡系统产业化实现的需求，搭建一个完整的电子测量系统显得十分必要，提到电子测量，可能进入人们脑海的第一个仪器通常是采集仪器，如示波器或者逻辑分析仪。但是，只有在能够采集到某类信号时，这些工具才能进行测量，绝大多数情况下，这些信号是没有的，所以研制可以稳定精确地产生调制信号的发生器能弥补电子测量系统激励不足的问题，同时为了方便工程师探测盲均衡系统性能的极限，信号发生器必须还具有高阶调制及各个滤波参数灵活可变的功能，使得余量测试和检定成为可能。现有技术的示波器或者逻辑分析仪存在可携带性差、基带速率低下、调制类型过少、基带滤波器灵活性差等问题。
技术实现思路
本技术所要解决的技术问题是提供一种触控式高阶矢量调制信号发生器。为解决上述技术问题，本技术所采用的技术方案是：一种触控式高阶矢量调制信号发生器，其特征在于：包含NiosⅡ软核主控制单元、FPGA基带调制信号生成模块、EPCSFLASH存储单元、SDRAM&SRAM内存单元、触控屏RA8875显示单元、触控屏GT811触控单元、AD9957上变频单元、重构滤波单元、CH376USB2.0协议转换单元，所述FPGA基带调制信号生成模块连接AD9957的18位并行数据输入口，Nios软核主控制单元分别连接RA8875显示控制器单元的8080总线并口、GT811触控单元的I2C总线串口、AD9957上变频单元的SPI总线串口、CH376的SPI总线串口、EPCSFLASH存储单元的通信串口、SDRAM&SRAM内存单元的通信并口、FPGA内部基带调制信号生成模块控制口，AD9957上变频单元的pdclk时钟输出端口连接FPGA基带调制信号生成单元给该单元提供系统时钟。进一步地，所述FPGA基带调制信号生成模块选用FPGA芯片型号为EP3C16Q240C8N，FPGA基带调制信号生成模块集成4/16/64/256QAM调制单元、2/4/8/16ASK调制单元、2/4/8DPSK调制单元、2/4/8FSK调制单元、MSK调制单元、插值倍数可变和余弦滚降系数可调的脉冲成型滤波器、基于单边带调制的希尔伯特滤波器、差分编码单元。进一步地，所述NiosⅡ软核控制单元通过QSYS平台搭建，使用NiosⅡ/fast，利用FPGA片上M9K存储块生成4KByte片内高速指令缓存、2KByte片内高速数据缓存、4KByte片内紧密耦合指令寄存器、4KByte片内紧密耦合数据寄存器。进一步地，所述NIOSⅡ软核主控制器QSYS配置包括NiosⅡ/fast软核、4KByte高速指令缓存、2KByte高速数据缓存、4KByte紧密耦合数据寄存器、4KByte紧密耦合指令寄存器、SDRAM控制器、SRAM控制器、EPCSFLASH控制器、TIME1系统时钟、TIME2时间戳时钟、共享式总线Avalon-MMPipelineBridge、JTAGUART控制口、系统ID生成器、RA8875显示复位PIOLCD_RST、RA88758080/6800传输模式选择PIOLCD_PS、RA8875传输使能PIOLCD_CS、8080总线16位并行传输控制器TFT_IP、RA8875中断信号接收PIOMPU_INT、RA8875等待信号发送PIOMPU_WAIT、GT811触控中断信号接收PIOT_IN、GT811I2C数据PIOT_I2C_SDA、GT811I2C时钟PIOT_I2C_SCL、AD9957的AD9957_nCS、TxENABLE、IOUPDATA、IORESET、AD9957_OSK、AD9957_RT、EXT_PWR_DWN引脚控制PIO、基带调制信号生成模块的控制IP核BASEBAND_CONTROL、USB协议芯片CH376的USB_nINT、USB_nCS引脚控制PIO。进一步地，所述AD9957上变频单元并行口接收来自FPGA基带调制信号生成模块生成的18位基带数据信号，在输入到AD9957之前通过22Ω排阻进行阻抗匹配，并将多芯片同步信号引出到外部排插引脚，外部参考时钟选用无源25M晶振，环路滤波器的开环带宽为95KHz，相位裕量为40°，SPI口配置倍频系数为40，将AD9957内部工作时钟倍频到1G，VCO选取第5个频段，增益为850MHz/V，开环泵电流为287uA，PLL锁定和CIC溢出引脚接指示灯以指示PLL锁定和CIC溢出情况。进一步地，所述重构滤波单元包括T1-1T射频变压器和7阶椭圆滤波器，中心抽头射频变压器主要功能是将AD9957输出的差分信号转换为单端输出以及进行输出端的阻抗转换，7阶椭圆滤波器通带200M、阻带244M、阻带衰减60dB、带内波纹0.5dB。进一步地，所述的RA8875显示控制器单元和GT811触控单元集成在触控屏上，通过40PFFC连接线或者34P排母连接的方式与主板进行扩展连接，提供两种连接方式方便实验时进行调试。本技术与现有技术相比，具有以下优点和效果：1、解决了现有技术中中的信号发生器存在可携带性差、基带速率低下、调制类型过少、基带滤波器灵活性差等问题。2、采用现场可编程的FPGA来进行调制的实现，相对本质上是串行的ARM或DSP芯片，FPGA具有高度并行的功能，能够更好地处理数据量大的、处理速度要求高并且对算法结构相对比较简单的底层信号处理算法，而且FPGA的现场可编程特性也能保证其在市场上的生命周期。3、采用专用的数字正交上变频芯片AD9957，在该芯片中能够完成插值预失真补偿、HB+CCI插值、数字上变频、DA预失真补偿、DA转换等工作，不仅提高了调制信号的输出频率，而且大大降低了开发FPGA的工作量和使用更高级FPGA的成本。附图说明图1是本技术的触控式高阶矢量调制信号发生器的系统总体框图。图2是本技术的NiosⅡ软核主控制单元的QSYS配置图。图3是本技术的电源配置模块电路图。图4是本技术的AD9957上变频模块引脚配置电路图。图5是本技术的射频变压和7阶椭圆重构滤波器电路图。图6是本技术的FPGA-EP3C16Q240C8N的IO引脚配置电路图。图7是本技术的FPGA-EP3C16Q240C8N的内核供电、锁相环供电、IO块供电接地、启动模式选择引脚配置及外围时钟、EPCSFLASH、JTAG、复位电路图。图8是本技术的SDRAM&SRAM引脚配置电路图。图9是本技术的触控屏FFC-40P软排线和34P排母插口引脚配置电路图。图10是本技术的NiosⅡ软核初始化的流程图。图11是本技术的触控式高阶矢量信号发生器的触控屏控制界面。图12是本技术的AD9957省电优化控制的触控界面。图13是本技术的进行参数设置的数字小键盘界面。具体实施方式下面结合附图并通过实施例对本技术作进一步的详细说明，以下实施例是对本技术的解释而本技术并不局限于以下实施例。如图1所示，本技术的一种触控式高阶矢量调制信号发生器，包含NiosⅡ软核主控制单元、FPGA基带调制信号生成模块、EPCSFLA本文档来自技高网...

【技术保护点】
一种触控式高阶矢量调制信号发生器，其特征在于：包含NiosⅡ软核主控制单元、FPGA基带调制信号生成模块、EPCS FLASH存储单元、SDRAM&SRAM内存单元、触控屏RA8875显示单元、触控屏GT811触控单元、AD9957上变频单元、重构滤波单元、CH376 USB2.0协议转换单元，所述FPGA基带调制信号生成模块连接AD9957的18位并行数据输入口，Nios软核主控制单元分别连接RA8875显示控制器单元的8080总线并口、GT811触控单元的I2C总线串口、AD9957上变频单元的SPI总线串口、CH376的SPI总线串口、EPCS FLASH存储单元的通信串口、SDRAM&SRAM内存单元的通信并口、FPGA内部基带调制信号生成模块控制口，AD9957上变频单元的pdclk时钟输出端口连接FPGA基带调制信号生成单元给该单元提供系统时钟。

【技术特征摘要】
1.一种触控式高阶矢量调制信号发生器，其特征在于：包含NiosⅡ软核主控制单元、FPGA基带调制信号生成模块、EPCSFLASH存储单元、SDRAM&SRAM内存单元、触控屏RA8875显示单元、触控屏GT811触控单元、AD9957上变频单元、重构滤波单元、CH376USB2.0协议转换单元，所述FPGA基带调制信号生成模块连接AD9957的18位并行数据输入口，Nios软核主控制单元分别连接RA8875显示控制器单元的8080总线并口、GT811触控单元的I2C总线串口、AD9957上变频单元的SPI总线串口、CH376的SPI总线串口、EPCSFLASH存储单元的通信串口、SDRAM&SRAM内存单元的通信并口、FPGA内部基带调制信号生成模块控制口，AD9957上变频单元的pdclk时钟输出端口连接FPGA基带调制信号生成单元给该单元提供系统时钟。2.按照权利要求1所述的触控式高阶矢量调制信号发生器，其特征在于：所述FPGA基带调制信号生成模块选用FPGA芯片型号为EP3C16Q240C8N，FPGA基带调制信号生成模块集成4/16/64/256QAM调制单元、2/4/8/16ASK调制单元、2/4/8DPSK调制单元、2/4/8FSK调制单元、MSK调制单元、插值倍数可变和余弦滚降系数可调的脉冲成型滤波器、基于单边带调制的希尔伯特滤波器、差分编码单元。3.按照权利要求1所述的触控式高阶矢量调制信号发生器，其特征在于：所述NiosⅡ软核控制单元通过QSYS平台搭建，使用NiosⅡ/fast，利用FPGA片上M9K存储块生成4KByte片内高速指令缓存、2KByte片内高速数据缓存、4KByte片内紧密耦合指令寄存器、4KByte片内紧密耦合数据寄存器。4.按照权利要求1所述的触控式高阶矢量调制信号发生器，其特征在于：所述NIOSⅡ软核主控制器QSYS配置包括NiosⅡ/fast软核、4KByte高速指令缓存、2KByte高速数据缓存、4KByte紧密耦合数据寄存器、4KByte紧密耦合指令寄存器、SDRAM控制器、SRAM控制器、EPCSFLASH控制器、TIME1系统时钟、TIME2时间戳时钟、共享式总线Avalon...

【专利技术属性】
技术研发人员：郭业才，王婷，吴星，禹胜林，
申请(专利权)人：南京信息工程大学，
类型：新型
国别省市：江苏,32