一种残差网络实现方法、系统、设备及计算机存储介质技术方案

本发明专利技术公开了一种残差网络实现方法、系统、设备及计算机存储介质，其中该方法包括：DDR获取外界输入的图片信息；Pe Feeder读取DDR获取的图片信息，并将图片信息作为当前图片信息发送至Pe模块组；Pe模块组对当前图片信息进行卷积运算，得到卷积结果，并将该卷积结果发送至残差模块；残差模块在预设的头文件的触发下，对卷积结果进行残差操作；Sequencer基于头文件判断是否进入下一次卷积操作，若是，则将残差模块的输出结果作为当前图片信息发送至Pe模块组，返回Pe模块组对当前图片信息进行卷积运算的操作。本发明专利技术公开的一种残差网络实现方法解决了如何在FPGA上实现残差网络结构的技术问题。

A residual network implementation method, system, equipment and computer storage medium

The invention discloses a method, system, device and computer storage medium of a residual network, wherein the method comprises: acquiring DDR external input image information; Pe Feeder read DDR to obtain the picture information and picture information as the image information is transmitted to the Pe module group; Pe group of convolution module the current picture information, get the result of convolution and the convolution, and send the results to the residual module; residual default trigger module in the header file, residual operation on the convolution results; based on the Sequencer header file to determine whether access to a convolution operation, if so, it will output module as a result of the residual current picture information is sent to the the Pe module, the Pe module group return convolution operation on the current picture information operation. A residual network implementation method disclosed in this invention solves the technical problem of how to implement the residual network structure on the FPGA.

【技术实现步骤摘要】
一种残差网络实现方法、系统、设备及计算机存储介质
本专利技术涉及深度学习加速
，更具体地说，涉及一种残差网络实现方法、系统、设备及计算机存储介质。
技术介绍
深度学习的常用加速引擎有GPU(GraphicsProcessingUnit，图形处理器)及FPGA(Field-ProgrammableGateArray，现场可编程门阵列)。GPU有较多的核心计算单元，并行处理能力强，然而其价格昂贵，功耗较大，并且数据处理的延时性高。相比于GPU，FPGA能够通过编程重构计算单元，具有低功耗、低延时和高性价比的特点。所以现阶段均借助FPGA来实现深度学习。现有技术中，已经在FPGA上实现了深度学习中的数据中心CNN算法、AlexNet网络及GoogleNetV1。然而，还没有一种在FPGA上实现深度学习中的残差网络结构的方法。综上所述，如何在FPGA上实现残差网络结构是目前本领域技术人员亟待解决的问题。
技术实现思路
本专利技术的目的是提供一种残差网络实现方法，其能在一定程度上解决如何在FPGA上实现残差网络结构的技术问题。本专利技术还提供了一种残差网络实现系统、设备及计算机存储介质。为了本文档来自技高网...

【技术保护点】
一种残差网络实现方法，其特征在于，包括：DDR获取外界输入的图片信息；Pe Feeder读取所述DDR获取的所述图片信息，并将所述图片信息作为当前图片信息发送至Pe模块组；Pe模块组对当前图片信息进行卷积运算，得到卷积结果，并将该卷积结果发送；所述残差模块在预设的头文件的触发下，接收所述卷积结果并对所述卷积结果进行残差操作，得到输出结果；Sequencer基于所述头文件判断是否进行下一次卷积操作，若是，则将所述残差模块的输出结果作为当前图片信息发送至所述Pe模块组，返回所述Pe模块组对当前图片信息进行卷积运算的操作；其中，所述DDR、Pe Feeder、Pe模块组、残差模块、头文件及Seque...

【技术特征摘要】
1.一种残差网络实现方法，其特征在于，包括：DDR获取外界输入的图片信息；PeFeeder读取所述DDR获取的所述图片信息，并将所述图片信息作为当前图片信息发送至Pe模块组；Pe模块组对当前图片信息进行卷积运算，得到卷积结果，并将该卷积结果发送；所述残差模块在预设的头文件的触发下，接收所述卷积结果并对所述卷积结果进行残差操作，得到输出结果；Sequencer基于所述头文件判断是否进行下一次卷积操作，若是，则将所述残差模块的输出结果作为当前图片信息发送至所述Pe模块组，返回所述Pe模块组对当前图片信息进行卷积运算的操作；其中，所述DDR、PeFeeder、Pe模块组、残差模块、头文件及Sequencer均属于FPGA。2.根据权利要求1所述的方法，其特征在于，所述Pe模块组将该卷积结果发送之后，所述残差模块接收所述卷积结果之前，还包括：所述Pe模块组将该卷积结果发送至Norm模块；所述Norm模块在预设的头文件的触发下，对所述卷积结果进行批归一化操作，并将所得结果输出；Scale模块在所述头文件的触发下，对所述Norm模块的输出结果进行缩放操作，并将所得结果输出；ReLU模块在所述头文件的触发下，对所述Scale模块的输出结果进行ReLU激活函数操作，并将所得结果输出；pool模块在所述头文件的触发下，对所述ReLU模块的输出结果进行pool操作，并将自身的输出结果发送至残差模块；所述残差模块接收所述卷积结果并对所述卷积结果进行残差操作，包括：所述残差模块对所述pool模块的输出结果进行残差操作。3.根据权利要求2所述的方法，其特征在于，所述PeFeeder读取所述DDR获取的所述图片信息之前，还包括：DDR获取外界输入的超参数组，所述超参数组包括各个模块进行运算操作所需的当前次的超参数；所述PeFeeder将当前图片信息发送至Pe模块组之后，所述Pe模块组对当前图片信息进行卷积运算之前，还包括：PrameterReader模块读取所述超参数组并将与各个模块对应的当前次的超参数输入各个模块中，以便各个模块基于各自的当前次的超参数进行运算操作。4.根据权利要求3所述的方法，其特征在于，所述残差模块对所述卷积结果进行残差操作之后，Sequencer判断是否进行下一次卷积操作之前，还包括：StreamBuffer采集并判断当前图片信息、所述卷积结果及所述残差模块的输出结果的总大小是否大于自身芯片的缓存大小，若是，则将当前图片信息、所述卷积结果及所述残差模块的输出结果缓存至自身芯片；若否，则将当前图片信息、所述卷积结果及所述残差模块的输出结果分别缓存至所述DDR中预设的三块缓存中。5.一种残差网络实现系统，其特征在于，包括：DDR，用于获取外界输入的图片信息；PeFeeder，用于读取所述DDR获取的所述图片信息，并将所述图片信息作为当前图片信息发送至Pe模块组；Pe模块...

【专利技术属性】
技术研发人员：丁良奎，郭跃超，李磊，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41