热敏打印机及热敏打印头历史数据编制电路制造技术

本实用新型专利技术公开了一种热敏打印机及热敏打印头历史数据编制电路，其中，热敏打印头历史数据编制电路包括：中央处理器、随机存储器、n位×N行的移位寄存器和1位×N行的输入缓冲区；随机处理器包括行RAM和历史模式RAM；中央处理器将打印数据向行RAM对应的每个光栅总括地写入；输入缓冲区用于对应读入写入到所述行RAM中的数据地址，并将读入的每1位×N行数据按时间的先后，顺序移动到所述n位移位寄存器中；所述移位寄存器中的数据是访问所述历史模式RAM的地址。本实用新型专利技术抑制了输入缓冲区的尺寸，同时大幅度地降低所需要的硬件资源，降低了产品成本。

Thermosensitive printer and thermosensitive print head historical data compilation circuit

The utility model discloses a thermal printer and thermal print head history data preparation circuit, wherein the thermal print head for historical data input buffer circuit includes a shift register CPU, ram, n * N line and 1 x N rows; random processor including RAM mode and history RAM; the central processor will print data to each grating RAM corresponding to the input buffer for the corresponding write; read write to the RAM data in the address, and read every 1 * N data according to the time sequence of the order of moves to the n bit shift register; the the data in the shift register is access to the historical pattern of the RAM address. The utility model inhibits the size of the input buffer and reduces the required hardware resources and reduces the cost of the product.

【技术实现步骤摘要】
热敏打印机及热敏打印头历史数据编制电路
本技术涉及一种热敏打印机及热敏打印头历史数据编制，尤其涉及采用移位寄存器的热敏打印头历史数据编制电路。
技术介绍
目前，在现有的构成中，通过组合逻辑电路编制定义历史参照范围的历史参照窗口(Window)，并通过对其进行操作从而生成有向(访问)存储有热敏打印头历史模式的RAM的地址。参照图1所示。不过，在这样的方法中往往有需要较多的硬件资源(触发器F/F及布线所使用的查表)，并且不得已选择更大规模的FPGA的情况，成为产品成本提高的主要原因。
技术实现思路
本技术旨在提出一种热敏打印机及热敏打印头历史数据编制电路，以此简化构造、用较少的硬件资源来生成历史模式数据、降低产品成本。本技术一种热敏打印头历史数据编制电路，包括中央处理器(CPU)、随机存储器(RAM)、移位寄存器和输入缓冲区；所述移位寄存器的处理数据为n位×N行；所述输入缓冲区的处理数据为1位×N行；所述随机处理器包括行RAM和历史模式RAM；所述中央处理器、所述行RAM、所述输入缓冲区、所述移位寄存器和所述历史模式RAM电连接；所述中央处理器用于将打印数据向所述行RAM对应的每个光栅写入；所述本文档来自技高网...

【技术保护点】
一种热敏打印头历史数据编制电路，其特征在于，包括：中央处理器(CPU)、随机存储器(RAM)、移位寄存器和输入缓冲区；所述移位寄存器的处理数据为n位×N行；所述输入缓冲区的处理数据为1位×N行；所述随机处理器包括行RAM和历史模式RAM；所述中央处理器、所述行RAM、所述输入缓冲区、所述移位寄存器和所述历史模式RAM电连接；所述中央处理器用于将打印数据向所述行RAM对应的每个光栅写入；所述输入缓冲区用于对应读入写入到所述行RAM中的数据地址，并将读入的每1位×N行数据按时间的先后，顺序移动到所述n位移位寄存器中；所述移位寄存器中的数据是访问所述历史模式RAM的地址；所述历史模式RAM用于存储历...

【技术特征摘要】
1.一种热敏打印头历史数据编制电路，其特征在于，包括：中央处理器(CPU)、随机存储器(RAM)、移位寄存器和输入缓冲区；所述移位寄存器的处理数据为n位×N行；所述输入缓冲区的处理数据为1位×N行；所述随机处理器包括行RAM和历史模式RAM；所述中央处理器、所述行RAM、所述输入缓冲区、所述移位寄存器和所述历史模式RAM电连接；所述中央处理器用于将打印数据向所述行RAM对应的每个光栅写入；所述输入缓冲区用于对应读入写入到所述行RAM中的数据地址，并将读入的每1位×N行数据按时间的先后，顺序移动到所述n位移位寄存器中；所述移位寄存器中的数据是访问所述历史模式RAM的地址；所述历史模式RAM用于存储历史模式中数据的地址；并且，所述n和N为自然数。2.根据权利要求1所述的热敏打印头历史数据编制电路，其特征在于，所述中央处理器和所述行RAM之间的数据宽度为16比特。3.根据权利要求1所述的热敏打印头历史数据编制电路，其特征在于，所述中央处理器为基于DMA传输的处理器。4.根据权利要求1所述的热敏打印头历史数据编制电路，其特征在于，所述移位寄存器和所述输入缓冲区集成为一体。5.根据权利要求1所述的热敏打印头历史数据编制电路，其特征在于，所述移位寄存器为3位×6行，包括第一列、第二列、第三列；所述第一列中存储数据A；所述第二列中存储数据B；所述第三列中存储数据C；所述输入缓冲区为1位×6行，用于存储数据D；所述数据A、所述数据B、所述数据C和所述数据D进行移动时，与向热敏打印头的数据输送...

【专利技术属性】
技术研发人员：高橋隆英，岩崎文治，
申请(专利权)人：东芝泰格有限公司，
类型：新型
国别省市：日本,JP