处理套件和等离子体腔室制造技术

本文所述实施方式一般涉及适合在半导体处理腔室中使用的处理套件和等离子体腔室，与常规处理套件相比，所述处理套件用单个边缘环减小边缘效应并加宽处理窗口。所述处理套件一般包括设置为邻近于并且围绕在等离子体腔室中的半导体基板周边的边缘环。所述基板和所述边缘环之间的间隙的尺寸小于约1000μm，并且所述基板和所述边缘环之间的高度差小于约(+/‑)300μm。所述环的电阻率小于约50Ohm‑cm。

Processing kit and plasma chamber

The way of implementation generally involves processing kit and plasma chamber which are suitable for use in semiconductor processing chambers. Compared with conventional processing suite, the processing suite reduces the edge effect and widens the processing window with a single edge ring. The processing suite is generally composed of an edge ring near a semiconductor substrate in a plasma chamber and adjacent to it. The gap between the substrate and the edges of the ring size of less than about 1000 m, and the height difference between the substrate and the edge of the ring is less than about 300 m (+ /). The resistivity of the ring is less than about 50Ohm cm.

【技术实现步骤摘要】
处理套件和等离子体腔室
本公开的实施方式一般涉及半导体处理，并且更具体地涉及一种用于半导体处理腔室中的处理套件。
技术介绍
在等离子体处理腔室中执行各种半导体制造工艺，诸如等离子体辅助的蚀刻或化学气相沉积。基板支撑件在半导体处理腔室内的处理位置处支撑基板。在所述半导体处理腔室内维持包括一或多种处理气体的等离子体区域，以对设置在所述基板支撑件上的基板执行半导体制造工艺。等离子体鞘是由空间电荷形成的强电场的薄区域，所述等离子体鞘将等离子体与材料边界分隔。在等离子体蚀刻期间，等离子体鞘形成于等离子体和正被蚀刻的基板、半导体处理腔室的壁以及半导体处理腔室的与所述等离子体区域接触的所有其他部分(包括所述处理套件)之间。等离子体鞘的厚度(d)由如下所示等式1表示：d＝(2/3)(ε/i)1/2(2e/m)1/4(VP-VDC)3/4(等式1)在等式1中，“i”为离子电流密度，“ε”为真空介电常数，“e”为元电荷，“m”为离子质量，以及“VP”为等离子体电位。如图所示，等离子体鞘的厚度可通过调整等离子体参数(即源功率和偏压功率)来增加或减小，所述源功率和偏压功率分别影响离子电流“i”和“VDC”。在等离子体区域中产生的离子沿垂直于所述等离子体鞘的轨道在等离子体鞘中加速。因为等离子体鞘一般平行于基板的平面，所以穿过所述等离子体鞘的离子一般沿垂直方向冲击所述基板。相反地，等离子体鞘形状的扰动(例如由位于基板边缘的处理套件的存在引起)局部地改变离子通量，使得穿过等离子体鞘的离子沿非垂直方向冲击基板，从而产生蚀刻不均匀性。因此，本领域中需要改进的处理套件。
技术实现思路
公开了一种适合在半导体处理腔室中使用的处理套件。在一个实施例中，处理套件包括边缘环。所述边缘环包括内环和外环。所述内环包括具有与第二表面相对的第一表面的非金属导电体。所述非金属导电体具有小于约50Ohm-cm的电阻率。所述内环进一步包括沿所述内环的内径设置的凹口。所述凹口具有上升小于约1200μm的垂直分量和在约1300μm与约2500μm之间延伸的水平分量。所述外环耦接到所述内环并且环绕所述内环的周边。所述外环包括具有与第四表面相对的第三表面的石英主体。在另一实施例中，公开了用于对基板执行半导体处理的等离子体腔室。所述等离子体腔室包括基板支撑组件和处理套件。所述处理套件适合于邻近基板支撑组件使用并且耦接到所述基板支撑组件的凸缘。所述处理套件包括边缘环和导电构件。所述边缘环包括沿所述边缘环的内径设置的凹口。所述凹口具有上升小于约1200μm的垂直分量和在约1300μm和约2500μm之间延伸的水平分量。另外，所述导电构件耦接到所述边缘环。在又一实施例中，适合在处理腔室中使用的处理套件包括边缘环、至少一个热接触垫和导电构件。所述边缘环环绕基板支撑组件的周边，所述基板支撑组件被设置在处理腔室中。所述边缘环包括内环和外环。所述内环设置为邻近于所述基板支撑组件并且包含非金属导电材料。所述内环进一步包括沿所述内环的内径设置的凹口，其中所述凹口具有上升小于约1200μm的垂直分量和在约1300μm和约2500μm之间延伸的水平分量。所述外环耦接到所述内环并且环绕所述内环的周边。所述外环包含石英材料。所述至少一个热接触垫耦接到所述内环并且设置在形成于所述内环中的槽内。另外，所述导电构件耦接到所述外环。附图说明因此，为了能够详细理解本公开的上述特征结构所用方式，可以参考各个实施方式更具体的描述上文所简要概述的本公开，所述实施方式中的一些示出于附图中。然而，应当注意，附图仅示出本公开的示例性实施方式，并且因此不应视为限制本公开的范围，且本公开可允许其他等效实施方式。图1示出了根据本文所述实施方式的等离子体处理腔室的示意性剖面图。图2A和图2B分别示出了图1的处理套件的示意性剖面图和示意性放大剖面图。图3示出了图1的处理套件的示意性俯视图。图4A和图4B示出了相对于偏压功率使用高源功率执行的氮化物蚀刻速率和相对于偏压功率使用低源功率执行的氮化物蚀刻速率的示意图表。为了便于理解，在尽可能的情况下，使用相同的附图标记来标示图中共有的相同元素。可以预期一个实施方式的元素和特征可以有益地并入其他实施方式中而无须赘述。具体实施方式本文所述实施方式一般涉及适合在半导体处理腔室中使用的处理套件，与常规处理套件相比，所述处理套件用单个边缘环减小边缘效应。所述处理套件一般包括设置为邻近于并且围绕在等离子体腔室中的半导体基板的周边的边缘环。所述基板和所述边缘环之间的间隙尺寸小于约1000μm，并且所述基板和所述边缘环之间的高度差小于约(+/-)300μm。所述环的电阻率小于约50Ohm-cm。如本文所述，“基板”或“基板表面”一般指对其执行处理的任何基板表面。例如，根据应用，基板表面可包含硅、二氧化硅、掺杂硅、硅锗、锗、砷化镓、玻璃、蓝宝石和任何其他材料(诸如金属、金属氮化物、金属合金和其他导电或半导电材料)。基板或基板表面亦可包含诸如二氧化硅、氮化硅、有机硅酸盐和碳掺杂氧化硅或氮化物材料的电介质材料。术语“基板”可进一步包括术语“晶片”。基板本身不限于任何特定大小或形状。尽管本文描述的实施方式一般参考圆形基板进行，但是根据本文描述的实施方式可以使用其他形状，诸如多边形、正方形、矩形、弯曲的或其他非圆形工件。对处理腔室的一般描述图1示出了在其中可使用本实施方式的半导体处理腔室100的一个实施例的示意性剖面图。所示出的半导体处理腔室100为适用于蚀刻或者化学气相沉积(chemicalvapordeposition,CVD)的磁性增强等离子体腔室。处理腔室100包括圆柱形侧壁102、圆形底壁104和圆形顶壁106。阳极电极108安装在顶壁106的底部并且可电接地。阳极电极108可经穿孔以充当气体入口，处理气体穿过所述气体入口进入半导体处理腔室100。半导体处理腔室100的壁102、壁104和壁106的每一个都为金属，尽管壁102、壁104、壁106的一些或全部可包括半导体或电介质材料。不为电介质的任意壁102、壁104、壁106可电接地并且充当阳极电极108的部分。基板支撑组件120设置在处理腔室100中。基板支撑组件120具有面向阳极电极108的基本上平坦的前表面140。基板支撑组件120的前表面140在处理期间支撑基板110。基板支撑组件120可由半导体处理腔室100的底壁104支撑。基板支撑组件120具有金属基板支撑主体122，所述金属基板支撑主体122充当下文描述的阴极电极，但如果设置在基板支撑组件120内的另一电极被配置成作为阴极电极进行操作，则基板支撑主体122不需要为金属。可通过机械夹具、真空、重力或通过静电力将基板110固定在基板支撑组件120上的适当位置。在一个实施例中，基板支撑组件120包括静电卡盘126，可激励静电卡盘126以在处理期间将基板110抵靠基板支撑组件120的前表面140牢固地固定。静电卡盘126包括由电介质材料142围绕的至少一个卡紧电极124。静电卡盘126的电介质材料142使卡紧电极124与基板110并且与金属基板支撑主体122电绝缘，从而使得能够当卡紧电极124通电时产生对基板110的静电引力。用于操作静电卡盘126的功率由电源128供应。支撑本文档来自技高网...

【技术保护点】
一种适合在半导体处理腔室中使用的处理套件，所述处理套件包括：边缘环，所述边缘环包括：内环，所述内环包括：非金属导电体，所述非金属导电体具有与第二表面相对的第一表面，所述非金属导电体具有小于50Ohm‑cm的电阻率，其中所述内环包括沿所述内环的内径设置的凹口，其中所述凹口具有上升小于1200μm的垂直分量和在1300μm与2500μm之间延伸的水平分量；和外环，所述外环耦接到所述内环并环绕所述内环的周边，所述外环包括：石英主体，所述石英主体具有与第四表面相对的第三表面。

【技术特征摘要】
2016.03.04 US 62/303,8491.一种适合在半导体处理腔室中使用的处理套件，所述处理套件包括：边缘环，所述边缘环包括：内环，所述内环包括：非金属导电体，所述非金属导电体具有与第二表面相对的第一表面，所述非金属导电体具有小于50Ohm-cm的电阻率，其中所述内环包括沿所述内环的内径设置的凹口，其中所述凹口具有上升小于1200μm的垂直分量和在1300μm与2500μm之间延伸的水平分量；和外环，所述外环耦接到所述内环并环绕所述内环的周边，所述外环包括：石英主体，所述石英主体具有与第四表面相对的第三表面。2.如权利要求1所述的处理套件，进一步包括：至少一个热接触垫，所述至少一个热接触垫与所述内环的第二表面接触。3.如权利要求2所述的处理套件，其特征在于，所述热接触垫和所述边缘环共用类似的热导率。4.如权利要求2所述的处理套件，其特征在于，所述至少一个热接触垫具有不连续的环形状。5.如权利要求2所述的处理套件，其特征在于，所述热接触垫包含硅树脂材料。6.如权利要求1所述的处理套件，其特征在于，所述内环的所述第二表面包括至少部分在所述第二表面中镗过的至少一个槽，其中至少一个热接触垫容纳在所述槽内，并且其中所述至少一个热接触垫包含硅树脂材料。7.如权利要求1所述的处理套件，进一步包括耦接到所述外环的所述第四表面的导电构件。8.如权利要求7所述的处理套件，其特征在于，所述外环包括在所述第四表面中形成的通道，并且其中所述导电构件至少部分地被设置在所述通道内。9.一种用于对基板执行半导体处理的等离子体腔室，所述等离子体腔室包括：基板支撑组件；和处理套件，所述处理套件适合于邻近所述基板支撑组件使用并且耦接到所述基板支撑组件的凸缘，所述处理套件包括：边缘环，所述边缘环包括沿所述边缘环的内径...

【专利技术属性】
技术研发人员：O·茹贝尔，J·A·肯尼，S·斯利尼瓦萨恩，J·罗杰斯，R·丁德萨，V·S·阿楚沙拉曼，O·鲁赫尔，
申请(专利权)人：应用材料公司，
类型：新型
国别省市：美国,US