一种OTN支路板卡的时钟处理装置及方法制造方法及图纸

本发明专利技术公开了一种OTN支路板卡的时钟处理装置及方法，涉及光通信应用技术领域。该装置的Framer芯片包括SFP模块和与SFP模块相连的8K时钟处理模块。该8K时钟处理模块能从用户指定的客户业务端口提取时钟到系统的时钟单元，并当所在OTN支路板卡作为时钟源时实时监测客户业务端口，一旦监测到故障告警，则输出中断电平信号给FPGA处理模块，同时向系统的时钟单元发出时钟源切换信号。该装置的FPGA处理模块收到中断电平信号后，将关闭时钟提取通道，系统的时钟单元收到时钟源切换信号后，则进行时钟源的切换。本发明专利技术不但能在时钟源发生故障丢失时进行及时切换，而且能在1ms以内进行响应，达到了系统TIE指标要求，用户体验好。

A clock processing device and method for OTN branch card

The invention discloses a clock processing device and a method for the OTN branch board card, which relates to the field of optical communication application technology. The Framer chip of the device includes the SFP module and the 8K clock processing module connected with the SFP module. The 8K clock processing module can extract the clock clock unit to the system from the user specified customer service port, and when the OTN branch board as a clock source when the real-time monitoring of customer service port, if it detects fault alarm, output interrupt signal to the FPGA processing module, issued at the same time clock source clock signal to the switching unit system the. After receiving the interrupt level signal, the FPGA processing module of the device will turn off the clock extraction channel. When the clock unit of the system receives the clock source switching signal, it will switch the clock source. The invention can not only switch in time when the clock source fails, but also respond within 1ms, which achieves the requirement of TIE index and user experience.

【技术实现步骤摘要】
一种OTN支路板卡的时钟处理装置及方法
本专利技术涉及光通信应用
，具体来讲是一种OTN(OpticalTransportNetwork，光传送网)支路板卡的时钟处理装置及方法。
技术介绍
目前，在光通信应用领域，尤其是在全网时钟同步功能要求的网络应用场景中，为了实现全网时钟的同步功能，通常会需要各OTN支路板卡及系统的时钟单元共同来进行时钟同步的处理。现有的OTN支路板卡时钟处理方式通常是：各OTN支路板卡根据用户配置从客户侧某个端口提取时钟，分频后输出给系统的时钟单元；系统的时钟单元从各OTN支路板卡提取的时钟中锁定一路时钟作为时钟源，再分发该时钟源的8K时钟信号给系统的各个OTN支路板卡使用，从而实现全网时钟的同步功能。但是，实际应用中，一旦作为时钟源的客户侧接入的业务信号发生中断，就会使得锁定的时钟源丢失。而系统的时钟单元通常无法及时感知这一事件，所以仍然会锁定这一路客户侧的时钟，从而导致系统时钟不同步。而即使系统的时钟单元感知到了锁定时钟源的丢失，也无法在1ms以内进行响应处理，从而无法达到系统锁定时钟源TIE(TimeIntervalError时间间隔误差)指标，而本文档来自技高网...

【技术保护点】
一种OTN支路板卡的时钟处理装置，该装置设于各OTN支路板卡内，包括相互连接的FPGA、Framer芯片和时钟芯片，其特征在于：所述时钟芯片包括用于接收系统的时钟单元分发的8K时钟的时钟处理模块；FPGA包括用于锁定8K时钟的FPGA处理模块；Framer芯片包括SFP模块和与SFP模块相连的8K时钟处理模块，所述SFP模块通过LOS管脚与FPGA处理模块相连，8K时钟处理模块分别通过INTB管脚、PGMRCLK管脚与FPGA处理模块、时钟处理模块相连；所述8K时钟处理模块用于：接收并响应用户配置，从用户指定的客户业务端口提取时钟到系统的时钟单元；当所在OTN支路板卡作为时钟源时，实时监测客户...

【技术特征摘要】
1.一种OTN支路板卡的时钟处理装置，该装置设于各OTN支路板卡内，包括相互连接的FPGA、Framer芯片和时钟芯片，其特征在于：所述时钟芯片包括用于接收系统的时钟单元分发的8K时钟的时钟处理模块；FPGA包括用于锁定8K时钟的FPGA处理模块；Framer芯片包括SFP模块和与SFP模块相连的8K时钟处理模块，所述SFP模块通过LOS管脚与FPGA处理模块相连，8K时钟处理模块分别通过INTB管脚、PGMRCLK管脚与FPGA处理模块、时钟处理模块相连；所述8K时钟处理模块用于：接收并响应用户配置，从用户指定的客户业务端口提取时钟到系统的时钟单元；当所在OTN支路板卡作为时钟源时，实时监测客户业务端口，一旦监测到故障告警，则通过INTB管脚或SFP模块的LOS管脚输出中断电平信号给FPGA处理模块，同时向系统的时钟单元发出时钟源切换信号；所述FPGA处理模块在收到中断电平信号时，关闭8K时钟处理模块提取时钟的通道；系统的时钟单元在收到时钟源切换信号后，进行时钟源的切换并重新分发新时钟源的8K时钟至各OTN支路板卡。2.如权利要求1所述的OTN支路板卡的时钟处理装置，其特征在于：所述用户配置中包含SSM信息；各OTN支路板卡的8K时钟处理模块接收并响应用户配置时，会将用户配置中的SSM信息发送至系统的时钟单元；系统的时钟单元将根据各OTN支路板卡的8K时钟处理模块发来到的SSM信息和提取的时钟，选择其中一路时钟作为时钟源锁定，并分发该时钟源的8K时钟信号给各OTN支路板卡的时钟处理模块。3.如权利要求1所述的OTN支路板卡的时钟处理装置，其特征在于：所述8K时钟处理模块包括配置处理模块、告警中断配置模块、故障实时监测模块和中断处理模块；所述配置处理模块用于：接收并响应用户配置，从用户指定的客户业务端口提取时钟到系统的时钟单元；所述告警中断配置模块用于：根据客户业务端口的类型进行相应的告警中断工作模式的配置；所述故障实时监测模块用于：按照配置的告警中断工作模式对客户业务端口进行实时监测，若监测到故障告警，则通过相应的LOS管脚或INTB管脚输出中断电平信号给FPGA处理模块，并通过中断处理模块向系统的时钟单元发出时钟源切换信号。4.如权利要求3所述的OTN支路板卡的时钟处理装置，其特征在于：所述客户业务端口包括GE业务端口、SDH/OTU业务端口；所述故障告警包括LOS告警、linkdown告警和LOF告警；在此基础上，所述告警中断配置模块根据客户业务端口的类型进行相应的告警中断工作模式的配置的具体流程如下：若客户业务端口的类型为GE业务端口，则配置告警中断工作模式为：监测到GE业务端口出现LOS告警，则通过SFP模块的LOS管脚输出中断电平信号给FPGA处理模块；监测到GE业务端口出现linkdown告警，则通过INTB管脚输出中断电平信号给FPGA处理模块；若客户业务端口的类型为SDH/OTU业务端口，则配置告警中断工作模式为：监测到SDH/OTU业务端口出现LOS告警，则通过SFP模块的LOS管脚输出中断电平信号给FPGA处理模块；监测到SDH/OTU业务端口出现LOF告警，则通过INTB管脚输出中断电平信号给FPGA处理模块。5.如权利要求3所述的OTN支路板卡的时钟处理装置，其特征在于：所述故障实时监测模块按照配置的告警中断工作模式对客户业务端口进行实时监测时，若监测到故障告警消失，则通过中断处理模块取消中断电平信号的输出。6.一种基于权利要求1所述装置的OTN支路板卡的时钟处理方法，其特征在于，该方法包括以下步骤：S1、各OTN支路板卡的8K时钟处理模块接收并响应用户配置，从用户指定的客户业务端口提取时钟到系统的时钟单元；...

【专利技术属性】
技术研发人员：毛晓波，
申请(专利权)人：烽火通信科技股份有限公司，
类型：发明
国别省市：湖北,42