数字视频广播的码字解码电路及解码方法技术

一种数字视频广播的码字解码电路，用以解码出一输入信号所包含的一编码码字，包含：一乘法器，用来将该输入信号与一参考序列相乘，以产生多个乘积，该些乘积为一周期性的序列；以及一判断单元，耦接该乘法器，用来依据该些乘积的至少一部分以及多个比对序列解码该编码码字；其中，该输入信号对应多个编码序列的其中之一，该些比对序列系该参考序列与该些编码序列相乘的结果。

【技术实现步骤摘要】
数字视频广播的码字解码电路及解码方法
本专利技术是关于码字解码电路及解码方法，尤其是关于第二代数字视频广播(DigitalVideoBroadcastingoverTerrestrial2,DVB-T2)系统的码字解码电路及解码方法。
技术介绍
DVB-T2信号的一个P1符号中，码字S1及码字S2在传送端系分别被编码成具有64位的编码码字CSS1及256位的编码码字CSS2，因此，接收端的P1符号处理电路100中的解码单元160即是用来依据编码码字CSS1及编码码字CSS2解码出码字S1及码字S2。码字S1共有3位，可表示出8种码字S1(000,001…,111)，每种码字S1对应一种编码码字CSS1。编码码字CSS1实际上是选自8个编码序列的其中之一，每个序列包含8个8位的格雷互补序列(GolayComplementarySequence,GCS)，且每个序列分别对应一种码字S1；类似地，码字S2共有4位，可表示出16种码字S1(0000,0001…,1111)，每种码字S2对应一种编码码字CSS2。编码码字CSS2实际上是选自16个编码序列的其中之一，每个序列包含16个16位的格雷互补序列，且每个序列分别对应一种码字S2。在习知的方法中，DVB-T2的接收端系以竭尽式搜寻(exhaustivesearch)来进行解码，也就是将解调变单元150解调变后的信号中所包含的编码码字CSS1及编码码字CSS2分别与所有可能的序列做关联运算(correlationoperation)，再依据运算结果决定出对应的码字S1及码字S2，然而这样的做法相当耗时。专利技术内容鉴于先前技术的不足，本专利技术的一目的在于提供一种数字视频广播的码字解码电路及解码方法，以加快解码速度。本专利技术揭露一种数字视频广播的码字解码电路，用以解码出一输入信号所包含的一编码码字，包含：一乘法器，用来将该输入信号与一参考序列相乘，以产生多个乘积，该些乘积为一周期性的序列；以及一判断单元，耦接该乘法器，用来依据该些乘积的至少一部分以及多个比对序列解码该编码码字；其中，该输入信号对应多个编码序列的其中之一，该些比对序列系该参考序列与该些编码序列相乘的结果。本专利技术另揭露一种数字视频广播的码字解码方法，应用于数字视频广播的接收端，用以解码出一输入信号所包含的一编码码字，包含：将该输入信号与一参考序列相乘，以产生多个乘积，该些乘积为一周期性的序列；以及依据该些乘积的至少一部分以及多个比对序列解码该编码码字；其中，该输入信号对应多个编码序列的其中之一，该些比对序列系该参考序列与该些编码序列相乘的结果。本专利技术的数字视频广播的码字解码电路及解码方法利用数据的重复性及周期性来减少解码程序所需的计算量，因此可以加快解码速度。有关本专利技术的特征、实作与功效，兹配合图式作实施例详细说明如下。附图说明图1为DVB-T2系统的一个T2数据帧的示意图；图2为DVB-T2接收端的P1符号处理电路的功能方块图；图3为依据本专利技术一实施例的DVB-T2系统的码字解码电路；图4为本专利技术判断单元310的细部说明的一实施例的功能方块图；图5为本专利技术储存模块312的细部说明的一实施例的电路图；图6为依据本专利技术另一实施例的DVB-T2系统的码字解码电路；图7为图6的储存模块312与快速哈德玛得矩阵转换电路316的详细电路图；图8为本专利技术的DVB-T2系统的码字解码方法的一实施例的流程图；以及图9为解码对应表。符号说明100存储器单元110侦测单元120FFT运算单元130iCFO侦测与补偿单元140解扰单元150解调变单元160解码单元300码字解码装置310判断单元312储存模块314、318比较单元410、420、430、440、450、460、470、480、410a、420a、430a、440a、450a、460a、470a、480a缓存器316快速哈德玛得矩阵转换电路S800～S870步骤具体实施方式本专利技术的揭露内容包含数字视频广播的码字解码电路及解码方法，能够快速解出码字。在实施为可能的前提下，本
具有通常知识者能够依本说明书的揭露内容来选择等效的元件或步骤来实现本专利技术，亦即本专利技术的实施并不限于后叙的实施例。图1为DVB-T2信号的一个T2数据帧(frame)的示意图，每一个T2数据帧包含P1符号、P2符号以及数据本体。其中P1符号带有一些传送端的信息，例如数据调变时所采用的快速傅立叶变换(FastFourierTransform,以下简称FFT)的模式、数字通信系统为单输入单输出(SingleInputSingleOutput,以下简称SISO)或多输入单输出(MultipleInputSingleOutput,以下简称MISO)等信息。图2为DVB-T2接收端的P1符号处理电路的功能方块图。在P1符号处理电路100中，侦测单元110接收输入信号P1并在时域对输入信号P1进行数据帧同步与频谱反转侦测、FFT运算单元120对侦测单元110的输出进行针对输入信号P1的FFT运算、整数载波频率偏移(integerCarrierFrequencyOffset,iCFO)侦测与补偿单元130对FFT运算单元120的输出在频域进行iCFO侦测与补偿、解扰单元(Descrambler)140对iCFO侦测与补偿单元130的输出进行解扰、解调变单元150对解扰单元140的输出解调变、以及解码单元160对解调变单元150的输出解码出码字(codeword)S1及码字S2。而依据码字S1及码字S2即可得到后续进行数据调变时所采用的FFT模式、以及SISO、MISO等信息。现在以解码出码字S1为例，来说明本专利技术的DVB-T2的接收端如何进行码字S1及码字S2的解码程序。首先，将编码码字CSS1可能对应的8个正交序列的其中之一选定为参考序列(例如选定码字S1＝000所对应的编码序列)，并将其做数值转换(将位0转换为数值+1，将位1转换为数值-1)，然后再将转换后的参考序列CSS1’分别与编码码字CSS1可能对应的其它编码序列相乘以产生多个解码对应序列yn[j]，则可以得到如图9所示的解码对应表。如图9所示，码字S1＝000所对应的编码序列与参考序列CSS1’(即码字S1＝000所对应的编码序列本身)相乘后的解码对应序列y0[j](j＝0,1,2,…,63)全部为+1，而其它的码字S1所对应的编码序列与参考序列CSS1’相乘后的解码对应序列yn[j](n＝1,2,…,7，分别与码字S1的十进制数值对应)有半数为+1半数为-1，其总和为0。再者，任一码字S1所对应的解码对应序列yn[j]实际上为前8个数值(如图9中的框选处)重复7次后的结果。由于各个解码对应序列yn[j]实际上为周期性，所以具有64个数值的解码对应序列yn[j]实际上可以精简为以8个数值表示，以作为后续用来比较的比对序列。码字S2具有类似的情形。图3系依据本专利技术一实施例的DVB-T2系统的码字解码电路。接收端进行码字S1的解码时，编码码字CSS1与经过数值转换的参考序列CSS1’(参考序列CSS1’对应码字S1与码字S2)相乘后，可以得到乘积x[j]，之后，判断单元310即可依据乘积x[j]解码出码字S1。接下来以解码出码字S本文档来自技高网...

【技术保护点】
一种数字视频广播的码字解码电路，用以解码出一输入信号所包含的一编码码字，包含：一乘法器，用来将该输入信号与一参考序列相乘，以产生多个乘积，该些乘积为一周期性的序列；以及一判断单元，耦接该乘法器，用来依据该些乘积的至少一部分以及多个比对序列解码该编码码字；其中，该输入信号对应多个编码序列的其中之一，该些比对序列为该参考序列与该些编码序列相乘的结果。

【技术特征摘要】
1.一种数字视频广播的码字解码电路，用以解码出一输入信号所包含的一编码码字，包含：一乘法器，用来将该输入信号与一参考序列相乘，以产生多个乘积，该些乘积为一周期性的序列；以及一判断单元，耦接该乘法器，用来依据该些乘积的至少一部分以及多个比对序列解码该编码码字；其中，该输入信号对应多个编码序列的其中之一，该些比对序列为该参考序列与该些编码序列相乘的结果。2.如权利要求1所述的数字视频广播的码字解码电路，其特征在于，当该参考序列具有64个数值时，该些乘积的周期为8个数值。3.如权利要求1所述的数字视频广播的码字解码电路，其特征在于，当该参考序列具有256个数值时，该些乘积的周期为16个数值。4.如权利要求1所述的数字视频广播的码字解码电路，其特征在于，该参考序列选自该些编码序列的其中之一并经过一数值转换。5.如权利要求1所述的数字视频广播的码字解码电路，其特征在于，该判断单元包含：一储存模块，耦接该乘法器，用来储存该些乘积的至少一部分；以及一比较单元，耦接该储存模块，用来将该储存模块所储存的乘积与该些比对序列做比较，以解码该编码码字。6.如权利要求5所述的数字视频广播的码字解码电路，其特征在于，该储存模块包含：多个缓存器，耦接该乘法器，用来储存该些乘积；其中，该些缓存器的个数等于该些乘积的一个周期的数值个数，且该些乘积依序轮流存入该些缓存器。7.如权利要求1所述的数字视频广播的码字解码电路，其特征在于，该判断单元包含：一储存模块，耦接该乘法器，用来储存该些乘积的至少一部分；一转换电路，耦接该储存模块，用来依据该些比对序列转换该储存模块所储存的乘积，以产生多个转换乘积；以及一比较单元，耦接该转换电路，用来比较该些转换乘积，以解码该编码码字。8.如权利要求7所述的数字视频广播的码字解码电路，其特征在于，该些比对序列的一部分为一哈德玛得矩阵，且该转换电路对该储存模块所储存的乘积进行哈德玛得矩阵转换。9.如权利要求7所述的数字视频广播的码字解码电路，其特征在于，该些转换乘积各自对应一码字，该比较单元比较该些转换乘积以自该些转换乘积中决定一具有极值的转换乘积，该具有极值的转换乘积所对应的该码字即为该编码码字所对应的码字。10.如权利要求7所述的数字视频广播的码字解码电路，其特征在于，该储存模块包含：多个缓存器，耦接该乘法器，用来储存该些乘积；其中，该些缓存器的个数等于该些乘积的一个周期的数值个...

【专利技术属性】
技术研发人员：王堃宇，珍刘易斯·东史特，赖科印，童泰来，廖懿颖，
申请(专利权)人：晨星半导体股份有限公司，
类型：发明
国别省市：中国台湾,71