晶片级芯片尺度半导体封装制造技术

本发明专利技术涉及一种形成晶片级芯片尺度半导体封装的方法，所述方法包括：提供其中形成有腔体的载体；在所述腔体的基底部分和侧壁部分处形成电触点；将半导体裸片放置在所述腔体的所述基底中；将所述半导体裸片的接合衬垫连接到所述电触点；囊封所述半导体裸片；以及移除所述载体以露出所述电触点，使得所述电触点直接布置在囊封材料上。

【技术实现步骤摘要】
晶片级芯片尺度半导体封装
本专利技术涉及晶片级芯片尺度半导体封装以及形成晶片级芯片尺度半导体封装的方法。
技术介绍
使半导体装置小型化的持续趋势已导致使装置封装小型化而不影响装置的电性能的需要。此类装置应具有最小面积或占据面积和高度，从而使得此类装置能够安装在例如PCB(印刷电路板)等具有有限面积和余裕空间的载体上。
技术实现思路
实施例涉及一种形成晶片级芯片尺度半导体封装的方法，所述方法包括：提供其中形成有腔体的载体；在所述腔体的基底部分和侧壁部分处形成电触点；将半导体裸片放置在所述腔体的所述基底中；将所述半导体裸片的接合衬垫连接到所述电触点；囊封所述半导体裸片；以及移除所述载体以露出所述电触点，使得所述电触点直接布置在囊封材料上。在一实施例中，所述载体可以通过蚀刻加以移除。所述电触点可以通过镀覆所述腔体的基底和侧壁而形成。形成所述电触点可以进一步包括镀覆所述载体的上部主表面。所述电触点可以通过粗镀敷工艺加以形成。所述电触点可以包括镍。所述电触点可以形成所述晶片级芯片尺度半导体封装的端子。实施例还涉及一种晶片级芯片尺度半导体封装，包括：囊封于囊封材料中的半导体裸片，所述囊封具有侧壁和基本文档来自技高网...

【技术保护点】
一种形成晶片级芯片尺度半导体封装的方法，其特征在于，所述方法包括：提供其中形成有腔体的载体；在所述腔体的基底部分和侧壁部分处形成电触点；将半导体裸片放置在所述腔体的所述基底中；将所述半导体裸片的接合衬垫连接到所述电触点；囊封所述半导体裸片；以及移除所述载体以露出所述电触点，使得所述电触点直接布置在囊封材料上。

【技术特征摘要】
2016.06.23 EP 16175983.21.一种形成晶片级芯片尺度半导体封装的方法，其特征在于，所述方法包括：提供其中形成有腔体的载体；在所述腔体的基底部分和侧壁部分处形成电触点；将半导体裸片放置在所述腔体的所述基底中；将所述半导体裸片的接合衬垫连接到所述电触点；囊封所述半导体裸片；以及移除所述载体以露出所述电触点，使得所述电触点直接布置在囊封材料上。2.根据权利要求1所述的方法，其特征在于，所述载体是通过蚀刻而移除。3.根据权利要求1或2所述的方法，其特征在于，形成所述电触点包括镀敷所述腔体的所述基底和所述侧壁。4.根据在前的任一项权利要求所述的方法，其特征在于，所述电触点是通过粗镀敷工艺而形成。5.根据在前的任一项权利要求所述的方法...

【专利技术属性】
技术研发人员：鲁伊夫·安可·约克格·格罗胡斯，莱奥·范·海默特，安托尼斯·亨德里库斯·尤立夫·坎菲斯，简·古利潘，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰,NL