增量/减量装置和方法制造方法及图纸

一种方法，包括：接收N位无符号数和控制信号；响应于控制信号指示增量运算，通过具有(2m+3)级的2输入逻辑门的增量/减量装置将N位无符号数增加1，其中m等于log2(N)；以及响应于控制信号指示减量运算，通过增量/减量装置将N位无符号数减小1。

Increment / reduction device and method

A method includes: receiving a N bit unsigned number and a control signal; in response to a control signal indicating increment operation (2m+3), with 2 input logic gate level / incremental reduction device for the N bit unsigned number increased by 1, which is equal to m log2 (N); and in response to a control signal indicating reduction through calculation, the increment / decrement device N bit unsigned number 1.

【技术实现步骤摘要】
【国外来华专利技术】增量/减量装置和方法相关申请的交叉引用本申请要求于2015年5月29日提交的名称为“Increment/DecrementApparatusandMethod”的美国专利申请号14726167的优先权，该美国专利申请的全部内容通过引用并入本文如同在本文中重现一样。
本专利技术涉及中央处理单元和数字信号处理器设计，并且在特定实施方式中，涉及增量/减量装置和方法。
技术介绍
浮点算术运算广泛地用于诸如中央处理单元(CentralProcessUnit，CPU)、数字信号处理器(DigitalSignalProcessor，DSP)等的数字应用中。实数可以用浮点表示法写入。例如，实数‘a’可以由以下等式表示：a＝(-1)S·Ma·bq(1)其中，S是实数‘a’的符号；Ma是实数‘a’的尾数；b是该实数的基数(2或10)，q是实数‘a’的指数。诸如增量/减量处理的浮点算术运算可以由各种逻辑电路执行。例如，可以基于如下加法器来执行增量处理，该加法器的第一输入被配置成接收要增加1的数并且该加法器的第二输入被配置成接收被设置为1的二进制数。另一方面，对于减量处理，将第一输入的数据与值被设置为-1的本文档来自技高网...

【技术保护点】
一种装置，包括：输入块，所述输入块被配置成接收N位无符号数，其中所述输入块包括N个传播和生成单元；按行和列布置的多个计算单元，其中所述列的数目等于N并且所述行的数目等于log2(N)，其中每一行具有索引ri并且变量d等于2

【技术特征摘要】
【国外来华专利技术】2015.05.29 US 14/726,1671.一种装置，包括：输入块，所述输入块被配置成接收N位无符号数，其中所述输入块包括N个传播和生成单元；按行和列布置的多个计算单元，其中所述列的数目等于N并且所述行的数目等于log2(N)，其中每一行具有索引ri并且变量d等于2ri，并且其中每个所述计算单元具有与前一行中的两个单元连接的两组输入，其中：第一组输入连接至所述前一行中的第一计算单元的输出并且与所述计算单元竖向对准；并且第二组输入连接至与所述第一计算单元相距d个单元的第二计算单元的输出；以及包括多个异或门的输出块。2.根据权利要求1所述的装置，其中：所述传播和生成单元包括非门、与门、以及异或非门，其中：所述与门的第一输入通过所述非门连接至所述异或非门的第一输入；并且所述与门的第二输入连接至所述异或非门的第二输入。3.根据权利要求2所述的装置，其中：所述异或非门的所述第一输入被配置成接收控制信号；并且所述异或非门的所述第二输入被配置成接收所述N位无符号数的位。4.根据权利要求1所述的装置，其中，所述计算单元包括第一与门、第二与门、以及或门，并且其中：所述第一与门的第二输入连接至所述第二与门的第一输入；并且所述或门的第一输入连接至所述第一与门的输出。5.根据权利要求4所述的装置，其中：所述第一与门的第一输入连接至所述第二计算单元的生成输出；所述第一与门的第二输入连接至所述第一计算单元的传播输出；所述第二与门的第二输入连接至所述第二计算单元的传播输出；并且所述或门的第二输入连接至所述第一计算单元的生成输出。6.根据权利要求4所述的装置，其中：所述或门的输出被配置成生成：生成输出信号；并且所述第二与门的输出被配置成生成：传播输出信号。7.根据权利要求1所述的装置，还包括：具有第一非门、第二非门、第三非门、第一与非门、第二与非门和第三与非门的最高有效位(MSB)单元，其中：所述第三与非门的第一输入连接至所述第一与非门的输出；并且所述第三与非门的第二输入连接至所述第二与非门的输出。8.根据权利要求7所述的装置，其中：所述MSB单元具有：被配置成接收控制信号的第一输入端口；被配置成接收所述N位无符号数的高阶位的第二输入端口；以及被配置成接收所述多个计算单元的最后一行的最左侧单元的生成输出的第三输入端口。9.根据权利要求8所述的装置，其中：所述第一与非门具有通过所述第一非门与所述第一输入端口耦接的第一输入、通过所述第二非门与所述第二输入端口耦接的第二输入、以及与所述第三输入端口耦接的第三输入；并且所述第二与非门具有通过所述第三非门与所述第三输入端口耦接的第一输入、与所述第一输入端口耦接的第二输入、以及与所述第一与非门的所述第二输入连接的第三输入。10.根据权利要求1所述的装置，其中：所述输出块被配置成生成(N+1)位数。11.一种系统，包括：输入块，所述输入块被配...

【专利技术属性】
技术研发人员：洪霍，米歇尔·卡夫鲁尼，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44