像素结构及阵列基板、液晶显示面板制造技术

本发明专利技术提供了一种像素结构，包括多条垂直方向并排排列的数据线，多条水平方向并排排列的栅极线，多个子像素，每个子像素包括至少两个薄膜晶体管和像素电极，多条栅极线中每两条栅极线组成一组栅极线组，每组栅极线组分别与每行中子像素的薄膜晶体管连接；每个子像素中薄膜晶体管还分别与相邻的数据线以及像素电极相连；每组栅极线组中两条栅极线的极性相反；与每个子像素中薄膜晶体管连接的两条数据线的极性相反。本发明专利技术还提供了一种阵列基板以及液晶显示面板，包括所述的像素结构。与现有技术相比，改善行反转驱动方式下的漏电问题而导致画面异常的问题，同时也使数据线信号的电位跳变方式发生改变，从而有效降低数据线的驱动功耗。

Pixel structure and array substrate and liquid crystal display panel

The invention provides a pixel structure, including a plurality of data lines vertically arranged side by side, a plurality of horizontally arranged side by side gate lines, a plurality of sub pixels, each pixel comprising at least two thin film transistor and pixel electrodes, each of the two gate lines and a plurality of gate lines formed a group of gate lines, thin film the transistor respectively with each line of pixels in each grid line connecting neutron; thin film transistor in each sub pixel are respectively connected with the data line adjacent to the pixel electrode and the gate lines; each two gate lines of opposite polarity; two data lines connected with the thin film transistor in each pixel of opposite polarity. The invention also provides an array substrate and a liquid crystal display panel, including the pixel structure described. Compared with the existing technology, improving the leakage problem under the row reverse drive mode causes the problem of abnormal picture. At the same time, it also changes the potential jump mode of data line signal, so as to effectively reduce the drive power consumption of data line.

【技术实现步骤摘要】
像素结构及阵列基板、液晶显示面板
本专利技术涉及一种显示面板技术，特别是涉及一种像素结构及阵列基板、液晶显示面板。
技术介绍
在当今信息社会，TFTLCD(ThinFilmTransistor，薄膜晶体管；LiquidCrystalDisplay，液晶显示器)已经广泛应用于我们生活的各个方面，从小尺寸的手机、摄像机、数码相机，中尺寸的笔记本电脑、台式机，大尺寸的家用电视到大型投影设备等，TFTLCD在轻、薄优势的基础上，加上完美的画面及快速的响应特性，确保其在显示器市场上独占鳌头。在主动矩阵式LCD中，每个子像素都具有一个TFT器件(薄膜晶体管)，其栅极(gate)连接至水平方向的扫描线(Gate)，漏极(drain)连接至垂直方向的数据线(Date)，而源极(source)则连接至像素电极。在水平方向的同一条扫描线上，所有TFT器件的栅极都连接在一起，所以施加的电压是连动的，若某一条扫描线上施加足够大的正电压，则这条扫描线上所有的TFT器件皆会被打开，此时该条扫描线上的像素电极会与垂直方向的数据线连接，而经由垂直数据线送入对应的视频信号，以将像素电极充电至适当的电压，接着施加足够大的负电压关闭TFT器件，直到下次再重新写入信号，其间使得电荷保存在液晶电容上。此时再启动次一条水平扫描线，送入其对应的视频信号。如此依序将整个画面的视频数据写入，再重新自第一条重新写入信号(一般此重复的频率为60～70Hz)。液晶面板的驱动电压通常要采用极性反转的方式加以驱动，行反转(ColumnInversion)因其画面品味较佳及驱动功耗较低而成为一种常见的驱动方式，如图1和图2所示。但是，在行反转的驱动方式下，液晶面板的不同位置将会出现程度不同的漏电情况，如图3所示的某一灰阶画面，垂直方向上对应的数据线电压波形如图4所示。以图3中扫描方向从A至B，第N帧时A、B为正电位，第N+1帧时A、B为负电位为例进行说明。第N+1帧中，当扫描线扫过A点前其子像素电极电位极性为正、数据线极性为负，在一帧画面时间中，处于漏电的时间约为一帧画面时间的1/3，当扫描线扫过A点后其子像素电极电位极性为负、数据线极性为负，处于非漏电的时间约为一帧画面时间的2/3；当扫描线扫过B点前其子像素电极电位极性为正、数据线极性为负，处于漏电的时间约为一帧画面时间的2/3，当扫描线扫过B点后其子像素电极电位极性为负、数据线极性为负，处于非漏电的时间约为一帧画面时间的1/3。因此，液晶面板垂直方向上不同位置的子像素会由于处于正、负半周的时间不同而出现不同的漏电情况，造成画面异常、影响画面品味。
技术实现思路
为克服现有技术的不足，本专利技术提供一种像素结构及阵列基板、液晶显示面板，改善行反转驱动方式下的漏电问题而导致的画面异常问题。本专利技术的一种像素结构，包括多条垂直方向并排排列的数据线，多条水平方向并排排列的栅极线，多个子像素，每个子像素包括至少两个薄膜晶体管和像素电极，多条栅极线中每两条栅极线组成一组栅极线组，每组栅极线组分别与每行中子像素的薄膜晶体管连接；每个子像素中薄膜晶体管还分别与相邻的数据线以及像素电极相连；每组栅极线组中两条栅极线的极性相反；与每个子像素中薄膜晶体管连接的两条数据线的极性相反。进一步地，在每行相邻两个子像素中，前一个子像素中的其中一个薄膜晶体管的栅极与后一个子像素中的其中一个薄膜晶体管的栅极连接一组栅极线组中的一条栅极线；前一个子像素中的另一个薄膜晶体管的栅极与后一个子像素中的另一个薄膜晶体管的栅极连接该组栅极线组中的另一条栅极线；前一个子像素和后一个子像素中相邻的两个薄膜晶体管的漏极连接同一根数据线。进一步地，在每行相邻两个子像素中，前一个子像素中的其中一个薄膜晶体管的栅极与后一个子像素中的其中一个薄膜晶体管的栅极连接一组栅极线组中的一条栅极线；前一个子像素中的另一个薄膜晶体管的栅极与后一个子像素中的另一个薄膜晶体管的栅极连接该组栅极线组中的另一条栅极线；多条数据线中每两条数据线组成一组数据线组，每个子像素中薄膜晶体管分别与一组数据线组连接。进一步地，每个子像素中设有两个薄膜晶体管，分别为第一薄膜晶体管、第二薄膜晶体管，所述第一薄膜晶体管与第二薄膜晶体管串联，其中，第一薄膜晶体管的源极和第二薄膜晶体管的源极相连并且均与像素电极相接，第一薄膜晶体管的漏极和第二薄膜晶体管的漏极分别与相邻的数据线连接，第一薄膜晶体管的栅极连接该组栅极线组中的一条栅极线，第二薄膜晶体管的栅极连接该组栅极线组中的另一条栅极线。进一步地，在每行相邻两个子像素中，前一个子像素中的第一薄膜晶体管的栅极与后一个子像素中的第一薄膜晶体管的栅极连接一组栅极线组中的一条栅极线；前一个子像素中的第二薄膜晶体管的栅极与后一个子像素中的第二薄膜晶体管的栅极连接该组栅极线组中的另一条栅极线；前一个子像素中的第二薄膜晶体管与后一个子像素中的第二薄膜晶体管的漏极连接同一根数据线。进一步地，在每行相邻两个子像素中，前一个子像素中的第一薄膜晶体管的栅极与后一个子像素中的第一薄膜晶体管的栅极连接一组栅极线组中的一条栅极线；前一个子像素中的第二薄膜晶体管的栅极与后一个子像素中的第二薄膜晶体管的栅极连接该组栅极线组中的另一条栅极线；多条数据线中每两条数据线组成一组数据线组，每个子像素中第一薄膜晶体管、第二薄膜晶体管分别与一组数据线组连接。进一步地，每行多个子像素的颜色至少包括三种不同的颜色。进一步地，每行多个子像素的颜色包括三种不同的颜色，分别为红、绿、蓝或每行多个子像素的颜色包括四种不同的颜色，分别为红、绿、蓝、白。本专利技术还提供了一种阵列基板，包括所述的像素结构。本专利技术还提供了一种液晶显示面板，包括所述的像素结构。本专利技术与现有技术相比，通过在在一个子像素上设置至少两个薄膜晶体管，两个薄膜晶体管分别连接与之相邻的极性相反的数据线上，且利用一组两条极性相反的栅极线加以控制，以此改善行反转驱动方式下的漏电问题而导致画面异常的问题，同时也使数据线信号的电位跳变(高低电平的改变)方式发生改变，从而有效降低数据线的驱动功耗。附图说明图1是现有技术中第N帧画面的驱动电压的示意图；图2是现有技术中第N+1帧画面的驱动电压的示意图；图3是某一灰阶画面的示意图；图4是将图3作为第N帧画面到第N+1帧画面时的数据线电压波形图；图5是本专利技术子像素结构的电路示意图；图6是本专利技术两个子像素结构的第一种连接电路示意图；图7是本专利技术两个子像素结构的第二种连接电路示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步详细说明。本专利技术的像素结构适用于行反转驱动方式下的液晶显示面板中。如图5所示，本专利技术的一种像素结构，包括多条垂直方向并排排列的数据线Date，多条水平方向并排排列的栅极线Gate，多个子像素，其中，每个子像素包括至少两个薄膜晶体管TFT1、TFT2和像素电极Pixel，多条栅极线Gate中每两条栅极线组成一组栅极线组，每组栅极线组作为一行扫描，子像素设于每组栅极线组与数据线Date交叉处，每组栅极线组分别与每行中子像素的薄膜晶体管TFT1、TFT2连接；每个子像素中薄膜晶体管TFT1、TFT2还分别与相邻的数据线Data以及像素电极Pixel相连；每组栅极线组中两条栅极线Gate的极性相反；与每个子像本文档来自技高网...

【技术保护点】
一种像素结构，其特征在于：包括多条垂直方向并排排列的数据线，多条水平方向并排排列的栅极线，多个子像素，每个子像素包括至少两个薄膜晶体管和像素电极，多条栅极线中每两条栅极线组成一组栅极线组，每组栅极线组分别与每行中子像素的薄膜晶体管连接；每个子像素中薄膜晶体管还分别与相邻的数据线以及像素电极相连；每组栅极线组中两条栅极线的极性相反；与每个子像素中薄膜晶体管连接的两条数据线的极性相反。

【技术特征摘要】
1.一种像素结构，其特征在于：包括多条垂直方向并排排列的数据线，多条水平方向并排排列的栅极线，多个子像素，每个子像素包括至少两个薄膜晶体管和像素电极，多条栅极线中每两条栅极线组成一组栅极线组，每组栅极线组分别与每行中子像素的薄膜晶体管连接；每个子像素中薄膜晶体管还分别与相邻的数据线以及像素电极相连；每组栅极线组中两条栅极线的极性相反；与每个子像素中薄膜晶体管连接的两条数据线的极性相反。2.根据权利要求1所述的像素结构，其特征在于：在每行相邻两个子像素中，前一个子像素中的其中一个薄膜晶体管的栅极与后一个子像素中的其中一个薄膜晶体管的栅极连接一组栅极线组中的一条栅极线；前一个子像素中的另一个薄膜晶体管的栅极与后一个子像素中的另一个薄膜晶体管的栅极连接该组栅极线组中的另一条栅极线；前一个子像素和后一个子像素中相邻的两个薄膜晶体管的漏极连接同一根数据线。3.根据权利要求1所述的像素结构，其特征在于：在每行相邻两个子像素中，前一个子像素中的其中一个薄膜晶体管的栅极与后一个子像素中的其中一个薄膜晶体管的栅极连接一组栅极线组中的一条栅极线；前一个子像素中的另一个薄膜晶体管的栅极与后一个子像素中的另一个薄膜晶体管的栅极连接该组栅极线组中的另一条栅极线；多条数据线中每两条数据线组成一组数据线组，每个子像素中薄膜晶体管分别与一组数据线组连接。4.根据权利要求1所述的像素结构，其特征在于：每个子像素中设有两个薄膜晶体管，分别为第一薄膜晶体管、第二薄膜晶体管，所述第一薄膜晶体管与第二薄膜晶体管串联，其中，第一薄膜晶体管的源极和第二薄膜晶体管的源极相连并且均与像素电...

【专利技术属性】
技术研发人员：陈帅，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44