VBO信号的处理方法、FPGA及激光电视技术

本发明专利技术实施例提供一种VBO信号的处理方法、FPGA及激光电视，该方法包括：将每路VBO信号分别转换为并行信号，并从每路并行信号中恢复出一路时钟信号；分别缓存多路并行信号；基于目标时钟信号对缓存的所有并行信号执行读取操作；其中，所述目标时钟信号为从多路并行信号中恢复出的多路时钟信号中的一路时钟信号。本发明专利技术实施例提供的方法及FPGA，能够提高VBO信号在SOC和FPGA之间传输的准确性，提高激光电视中硬件系统的稳定性。

The processing method of VBO signal, FPGA and laser TV

The embodiment of the invention provides a processing method, VBO signal and FPGA laser TV, the method comprises the following steps: each VBO signals were converted to parallel signals, and from each parallel recovery a clock signal; respectively cache multi-channel parallel signal; the target clock signal to cache all parallel signal read based on the operation; the target clock signal from a multi-channel parallel clock signal multiplex clock signal to recover the signal in. The method and FPGA provided by the embodiment of the invention can improve the accuracy of the transmission between VBO signals between SOC and FPGA, and improve the stability of the hardware system in the laser TV.

【技术实现步骤摘要】
VBO信号的处理方法、FPGA及激光电视
本专利技术实施例涉及激光电视
，尤其涉及一种VBO信号的处理方法、FPGA及激光电视。
技术介绍
随着显示技术的发展，4K电视即超高清电视已经非常普遍。4K电视的种类有很多，其中，4K激光电视是较为普遍的一种4K电视。现有4K激光电视主要采用“系统级芯片(SystemonChip，简称SOC)+现场可编程逻辑门阵列(FieldProgrammableGateArray，简称FPGA)+激光源”的硬件系统来实现的。其中SOC和FPGA之间采用专门面向图像传输开发出的数字接口标准(V-by-One，简称VBO)信号进行连接，在FPGA中一路VBO信号被转换为多路并行信号，每路并行信号单独传输，由于并行信号之间存在传输时延的问题，这样就导致FPGA侧最终获得的VBO信号不准确，从而导致系统的稳定性较差，很容易出现花屏、黑屏等显示问题。
技术实现思路
本专利技术实施例提供一种VBO信号的处理方法、FPGA及激光电视，用以提高VBO信号传输的准确性，提高激光电视中硬件系统的稳定性。本专利技术实施例第一方面提供一种VBO信号的处理方法，该方法包括：将每路VBO信号分别转换为并行信号，并从每路并行信号中恢复出一路时钟信号；分别缓存多路并行信号；基于目标时钟信号对缓存的所有并行信号执行读取操作；其中，所述目标时钟信号为从多路并行信号中恢复出的多路时钟信号中的一路时钟信号。可选的，所述目标时钟信号与从多路并行信号中恢复出的其他路时钟信号的偏差最小。可选的，所述基于目标时钟信号对缓存的所有并行信号执行读取操作，具体包括：对缓存的所有并行信号执行位宽转换处理；基于目标时钟信号读取经过位宽转换处理后的所有并行信号。本专利技术实施例第二方面提供一种FPGA，包括：存储器，用于存储计算机程序；和处理器，用于执行所述计算机程序，以执行上述第一方面的方法。本专利技术实施例第三方面提供一种用于对VBO信号进行处理的FPGA，其中，该FPGA包括GTP模块、缓存模块以及控制解析模块；所述GTP模块用于将每路VBO信号分别转换为并行信号，并从每路并行信号中恢复出一路时钟信号；所述缓存模块用于缓存并行信号；所述控制解析模块用于基于目标时钟信号读取缓存的所有并行信号；其中，所述目标时钟信号为从多路并行信号中恢复出的多路时钟信号中的一路时钟信号。可选的，所述控制解析模块还用于将读取的所有并行信号解析为视频信号。可选的，所述FPGA还包括位宽转换模块，用于对缓存模块中的并行信号执行位宽转换处理；所述控制解析模块的功能替换为：用于基于目标时钟信号读取经过位宽转换处理后的所有并行信号。本专利技术实施例第四方面提供一种激光电视，该激光电视包括上述各方面所述的FPGA。基于以上各个方面，本专利技术实施例具有如下有益效果：本专利技术实施例，通过将每路VBO信号分别转换为并行信号，并从每路并行信号中恢复出一路时钟信号，分别缓存多路并行信号，从而基于从多路并行信号中恢复出的多路时钟信号中的一路时钟信号对缓存的所有并行信号执行读取操作。由于本专利技术实施例中是基于多路并行信号中恢复出的多路时钟信号中的一路时钟信号对缓存的所有并行信号进行的读取操作，因而，能够解决各路并行信号之间由于存在传输时间上的差异，提高了VBO信号传输的准确性，进而提高了整个电视硬件系统的稳定性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术一实施例提供的一种VBO信号的处理方法的流程示意图；图2为本专利技术一实施例提供的一种激光电视的硬件系统结构图；图3为本专利技术又一实施例提供的一种激光电视的硬件系统结构图；图4为本专利技术又一实施例提供的一种激光电视的硬件系统结构图；图5为本专利技术一实施例提供的一种FPGA的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术的说明书和权利要求书的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤的过程或结构的装置不必限于清楚地列出的那些结构或步骤而是可包括没有清楚地列出的或对于这些过程或装置固有的其它步骤或结构。本专利技术实施例提供一种VBO信号的处理方法，该方法可以由FPGA来执行，该FPGA设置在激光电视中，与激光电视硬件系统中的系统级芯片SOC通过VBO信号进行连接。图1为本专利技术一实施例提供的一种VBO信号的处理方法的流程示意图。如图1所示，本实施例提供的方法包括如下步骤：步骤101、将每路VBO信号分别转换为并行信号，并从每路并行信号中恢复出一路时钟信号。本实施例中，位于激光电视硬件系统中的FPGA可以包括一个或多个GTP。其中，每个GTP可以将SOC输入的一路VBO信号转换为多路并行信号，例如4路并行信号。在将VBO信号转换为多路并行信号之后，GTP还可以从每路并行信号中恢复出相应的时钟信号。以4K激光电视(即超高清激光电视)为例，在4K激光电视的硬件系统中FPGA包括两个GTP，每个GTP将一路VBO信号转换为4路20bit的并行信号。在将VBO信号转换为多路并行信号后，从每路并行信号中恢复一路时钟信号，两个GTP共恢复出8路时钟信号。当然这里仅为示例说明而不是对本专利技术的唯一限定，实际上，FPGA包括一个GTP，或者三个以上GTP的情形，与FPGA包括两个GTP的情形类似，在这里不再赘述。步骤102、分别缓存多路并行信号。在本实施例中，每个GTP输出的每路并行信号均需要进行缓存。在一种可能的方案中，一路并行信号对应一个缓存模块，GTP在将VBO转换成多路并行信号后，每路并行信号写入对应的缓存模块中进行缓存，即缓存模块的数量与并行信号的数量相同。在另一种可能的方案中，一路并行信号对应多个缓存模块，此时缓存模块的数量大于并行信号的数量。以一个GTP为例，假设一个GTP将一路VBO信号转换为4路并行信号，每路并行信号对应一个缓存模块，即一个GTP对应四个缓存模块，以此类推，两个GTP对应八个缓存模块，n个GTP对应4n个缓存模块。当然这里仅为示例说明，而不是对本专利技术的唯一限定。步骤103、基于目标时钟信号对缓存的所有并行信号执行读取操作；其中，所述目标时钟信号为从多路并行信号中恢复出的多路时钟信号中的一路时钟信号。可选的，本实施例中涉及的目标时钟信号可以是从多路并行信号中恢复出的多路时钟信号中随机选择的一路时钟信号，也可以是从多路并行信号中恢复出的时钟信号中与其他路时钟信号的偏差最小的一路时钟信号。本实施例中优选采用后一种方式获得目标时钟信号。举例来说，假设FPGA中包括一个GTP，GTP输出4路并行信号，则从4路并行信号恢复出的时钟信号中选择与其他三路时钟信号偏差最小的一路时钟信号作为目标时钟信息号。若FPGA中包括多个GTP，则包括两种本文档来自技高网...

【技术保护点】
一种VBO信号的处理方法，其特征在于：将每路VBO信号分别转换为并行信号，并从每路并行信号中恢复出一路时钟信号；分别缓存多路并行信号；基于目标时钟信号对缓存的所有并行信号执行读取操作；其中，所述目标时钟信号为从多路并行信号中恢复出的多路时钟信号中的一路时钟信号。

【技术特征摘要】
1.一种VBO信号的处理方法，其特征在于：将每路VBO信号分别转换为并行信号，并从每路并行信号中恢复出一路时钟信号；分别缓存多路并行信号；基于目标时钟信号对缓存的所有并行信号执行读取操作；其中，所述目标时钟信号为从多路并行信号中恢复出的多路时钟信号中的一路时钟信号。2.根据权利要求1所述的方法，其特征在于，所述目标时钟信号与从多路并行信号中恢复出的其他路时钟信号的偏差最小。3.根据权利要求1所述的方法，其特征在于，所述基于目标时钟信号对缓存的所有并行信号执行读取操作，具体包括：对缓存的所有并行信号执行位宽转换处理；基于目标时钟信号读取经过位宽转换处理后的所有并行信号。4.一种FPGA，其特征在于，包括：存储器，用于存储计算机程序；和处理器，用于执行所述计算机程序，以执行权利要求1-3中任一项所述的方法。5.一种用于对V...

【专利技术属性】
技术研发人员：夏建龙，肖龙光，徐卫，
申请(专利权)人：青岛海信电器股份有限公司，
类型：发明
国别省市：山东,37