一种微波通信系统的时钟同步电路技术方案

本发明专利技术公开了一种微波通信系统的时钟同步电路，包括时钟同步模块和FPGA控制器，所述时钟同步模块的内部设置有FPGA控制器，所述FPGA控制器的输出端通过控制线与时钟控制模块相连接，所述FPGA控制器的输入端通过时钟线与系统时钟相连接，所述FPGA控制器的输出端还分别连接有电源模块和串口模块，所述FPGA控制器的输出端通过RJ45接口与以太网控制器相连接，所述以太网控制器的输出端通过无线网络与交换机相连接，所述以太网控制器的交互端口与系统控制PC端相连接，利用FPGA控制器设计时钟同步电路，并且控制基于锁相环的时钟抖动消除电路，可以有效减小时钟抖动，满足了网络时钟系统达到时钟同步的要求，使得数据传输更加稳定。

A clock synchronization circuit for microwave communication system

The invention discloses a clock synchronization circuit of a microwave communication system, including the clock synchronization module and FPGA controller, the internal clock synchronization module is provided with a FPGA controller is connected with the output end of the FPGA controller through a control line and a clock control module, the FPGA controller input through the clock line and system clock connected to the output end of the FPGA controller is respectively connected with a power supply module and serial communication module connected to the output end of the FPGA controller through the RJ45 interface and the Ethernet controller is connected with the output end of the wireless network through the Ethernet controller and the switch, the Ethernet controller interaction and control system PC is connected to port the design of FPGA controller, the clock synchronization circuit, control circuit and clock jitter elimination based on PLL, can effectively reduce the The clock jitter satisfies the requirement of the clock synchronization in the network clock system, and makes the data transmission more stable.

【技术实现步骤摘要】
一种微波通信系统的时钟同步电路
本专利技术涉及时钟同步电路
，具体为一种微波通信系统的时钟同步电路。
技术介绍
随着网络技术的发展，分布式测量和控制系统应用也越来越广泛，与此同时网络时钟同步技术的应用也越来越广泛，并且对网络时钟同步的精度提出了更高的要求：(1)随着系统应用需求的不断增多和集成电路技术的快速发展，大规模数字电路中常包含多个时钟域，设计中不可避免地要完成数字信号在不同时钟域间的传递，这时，如何保持系统的稳定，顺利完成控制信号和数据通路的传输就变得至关重要，这也是电路设计中最为棘手的问题之一。如果不采取一定的措施，控制信号和数据通路的接收方极易产生亚稳态信号，从而造成电路的同步出错；(2)现有分布式数据采集系统中，信号的采集通常要求高精度全局时钟同步。如果每级采集节点使用独立的板载时钟，随着时间的推移，不同采集节点间的时钟频率误差将逐渐累积，从而导致采集的时刻偏差逐渐加大，经过长距离的传输，时钟累积的抖动会显著增加，到一个上限时，串行器电路将不能正常工作。
技术实现思路
为了克服现有技术方案的不足，本专利技术提供一种微波通信系统的时钟同步电路，利用FPGA控制器设计时钟本文档来自技高网...

【技术保护点】
一种微波通信系统的时钟同步电路，其特征在于：包括时钟同步模块(1)和FPGA控制器(2)，所述时钟同步模块(1)的内部设置有FPGA控制器(2)，所述FPGA控制器(2)内部设置有驱动模块(200)和UDP/IP接口模块(201)，所述FPGA控制器(2)的输出端通过控制线与时钟控制模块(3)相连接，所述FPGA控制器(2)的输入端通过时钟线与系统时钟(202)相连接，所述FPGA控制器(2)的输出端还分别连接有电源模块(203)和串口模块(204)，所述FPGA控制器(2)的输出端通过RJ45接口(205)与以太网控制器(206)相连接，所述以太网控制器(206)的输出端通过无线网络与交换机...

【技术特征摘要】
1.一种微波通信系统的时钟同步电路，其特征在于：包括时钟同步模块(1)和FPGA控制器(2)，所述时钟同步模块(1)的内部设置有FPGA控制器(2)，所述FPGA控制器(2)内部设置有驱动模块(200)和UDP/IP接口模块(201)，所述FPGA控制器(2)的输出端通过控制线与时钟控制模块(3)相连接，所述FPGA控制器(2)的输入端通过时钟线与系统时钟(202)相连接，所述FPGA控制器(2)的输出端还分别连接有电源模块(203)和串口模块(204)，所述FPGA控制器(2)的输出端通过RJ45接口(205)与以太网控制器(206)相连接，所述以太网控制器(206)的输出端通过无线网络与交换机(207)相连接，所述以太网控制器(206)的交互端口与系统控制PC端(208)相连接，所述交换机(207)的时钟端与PTP时钟节点模块(4)相连接，所述交换机(207)的信号端还通过无线网络与服务器(209)相连接，所述服务器(209)的信号端与数据库(210)相连接。2.根据权利要求1所述的一种微波通信系统的时钟同步电路，其特征在于：所述FPGA控制器(2)的输入端还连接与时钟晶振(211)，且在FPGA控制器(2)的双向端口还连接有GPS模块(212)。3.根据权利要求1所述的一种微波通信系统的时钟同步电路，其特征在于：所述系统控制PC端(208)内部设置有Labview控制模块(213)，所述Labview控制模块(213)的控制端口通过控制线与可视化界面(214)相连接，所述可视化界面(214)的输入端与控制按键(215)相连接。4.根据权利要求1所述的一种微波通信系统的时钟同步电路，其特征在于：所述时钟控制模块(3)的信号端分别与时钟接收...

【专利技术属性】
技术研发人员：徐跃登，
申请(专利权)人：徐跃登，
类型：发明
国别省市：安徽,34