The invention provides a bias impedance circuit, an impedance adjustment circuit and a related signal generator. The bias impedance circuit is coupled to the sum of the sum and provides a bias impedance to the sum of the sum. The periodic input signal is received at the summing node, and the bias impedance circuit comprises a switch circuit for receiving the output window signal, wherein the output window signal cycle is shorter than the periodic input signal cycle. The switching circuits include the low impedance path and the high impedance path. A low impedance path is used when the output window signal at a first voltage level of the bias impedance is set to a first impedance, and high impedance paths are used when the output window signal at a second voltage level to the bias set to second impedance impedance, wherein the first impedance is less than the second impedance. The invention can balance the requirement of reducing phase noise and reducing amplitude loss.
【技术实现步骤摘要】
偏置阻抗电路,阻抗调整电路和相关的信号发生器
本专利技术涉及一种偏置阻抗电路、阻抗调整电路和相关的信号发生器,更具体地,涉及一种能够提供可调整的偏置阻抗以响应于周期性输入信号的转变的偏置阻抗电路、阻抗调整电路和相关的信号发生器。
技术介绍
锁相环(以下称为PLL)是比较输出相位和输入相位以实现频率锁定的反馈系统,PLL被广泛应用于许多通信系统。图1是PLL电路的示意图。PLL电路10包括相位检测器13、环路滤波器15、压控振荡器(以下称为VCO)17和分频器19。在PLL电路10中,输入信号和反馈信号被输入到确定这两个信号之间相位差的相位检测器13中。如图1所示,输入信号可以是由参考时钟发生器11提供的参考时钟clkref。该相位差通过环路滤波器15被转换为控制电压。VCO17根据控制电压改变其输出频率。VCO17的输出信号被分频器19分频以获得反馈信号。然后,反馈信号被馈送到相位检测器13并与输入信号进行比较。相位检测器13再次产生相位差。PLL电路10将跟踪并最终锁定在稳定的频率和相位。相位噪声(phasenoise,以下称为PN)是通常用于描述振荡器的噪声性能的参数,也是相位角(phaseangle)的功率谱密度的量度。此外,频域中的相位噪声等效于时域中的抖动。根据PLL电路10的积分相位噪声(integratedphasenoise,以下称为IPN)的仿真结果,参考时钟发生器11是相位噪声的噪声源之一。因此,降低参考时钟发生器11的相位噪声对于PLL电路10是重要的。通常,降低相位噪声导致参考时钟发生器11中的振幅损失,并且振幅损失可以推断 ...
【技术保护点】
一种偏置阻抗电路,耦接于求和节点,其特征在于,所述偏置阻抗电路提供偏置阻抗至所述求和节点,在所述求和节点接收周期性输入信号,以及所述偏置阻抗电路包括:开关电路,用于接收输出窗口信号,其中所述输出窗口信号的周期比所述周期性输入信号的周期短,其中所述开关电路包括:低阻抗路径,用于当所述输出窗口信号处于第一电压电平时将所述偏置阻抗设置为第一阻抗,其中所述输出窗口信号处于所述第一电压电平的持续时间对应于所述周期性输入信号的显著转变;以及高阻抗路径,用于当所述输出窗口信号处于第二电压电平时将所述偏置阻抗设置为第二阻抗,其中所述第一阻抗小于所述第二阻抗。
【技术特征摘要】
2016.05.27 US 62/342,220;2017.04.27 US 15/498,5251.一种偏置阻抗电路,耦接于求和节点,其特征在于,所述偏置阻抗电路提供偏置阻抗至所述求和节点,在所述求和节点接收周期性输入信号,以及所述偏置阻抗电路包括:开关电路,用于接收输出窗口信号,其中所述输出窗口信号的周期比所述周期性输入信号的周期短,其中所述开关电路包括:低阻抗路径,用于当所述输出窗口信号处于第一电压电平时将所述偏置阻抗设置为第一阻抗,其中所述输出窗口信号处于所述第一电压电平的持续时间对应于所述周期性输入信号的显著转变;以及高阻抗路径,用于当所述输出窗口信号处于第二电压电平时将所述偏置阻抗设置为第二阻抗,其中所述第一阻抗小于所述第二阻抗。2.如权利要求1所述的偏置阻抗电路,其特征在于,所述开关电路将直流电压传导至所述求和节点,以及所述周期性输入信号和所述直流电压在所述求和节点处叠加。3.如权利要求2所述的偏置阻抗电路,其特征在于,还包括:偏置电路,耦接于电压源、接地端子和所述开关电路,其中所述偏置电路产生所述直流电压。4.如权利要求2所述的偏置阻抗电路,其特征在于,所述开关电路耦接于第一电压源和第二电压源,其中所述直流电压在所述第一电压源和所述第二电压源之间。5.如权利要求1所述的偏置阻抗电路,其特征在于,所述低阻抗路径包括:至少一个开关,其中所述偏置阻抗响应于所述至少一个开关的导通状态而改变,并且所述导通状态由所述输出窗口信号控制。6.一种阻抗调整电路,耦接于求和节点,其特征在于,在所述求和节点接收周期性输入信号,以及所述阻抗调整电路提供偏置阻抗至求和节点,其中所述阻抗调整电路包括:窗口控制电路,用于根据至少一个输入窗口信号产生输出窗口信号,其中所述输出窗口信号的周期短于所述周期性输入信号的周期,以及所述至少一个输入窗口信号的周期小于或等于所述周期性输入信号的周期;以及偏置阻抗电路,耦接于所述窗口控制电路和所述求和节点,其中所述偏置阻抗电路包括开关电路,其中所述开关电路从所述窗口控制电路接收所述输出窗口信号,并且所述开关电路包括:低阻抗路径,用于当所述输出窗口信号处于第一电压电平时将所述偏置阻抗设置为第一阻抗,其中所述输出窗口信号处于所述第一电压电平的持续时间对应于所述周期性输入信号的显著转变;以及高阻抗路径,用于当所述输出窗口信号处于第二电压电平时将所述偏置阻抗设置为第二阻抗,其中所述第一阻抗小于所述第二阻抗。7.如权利要求6所述的阻抗调整电路,其特征在于,所述输出窗口信号的占空比小于或等于50%。8.如权利要求6所述的阻抗调整电路,其特征在于,所述开关电路将直流电压传导至所述求和节点,以及所述周期性输入信号和所述直流电压在求和节点处叠加。9.如权利要求6所述的阻抗调整电路,其特征在于,所述窗口控制电路耦接于方波缓冲器,并且所述方波缓冲器根据所述周期性输入信号产生至少一个输入窗口信号;或者所述窗口控制电路耦接于参考时钟电路,并且所述参考时钟电路产生所述至少一个输入窗口信号。10.如权利要求6所述的阻抗调整电路,其特征在于,所述至少一个输入窗口信号和所述周期性输入信号是同相的,或者所述至少一个输入窗口信号和所述周期性输入信号是反相的。11.如权利要求6所述的阻抗调整电路,其特征在于,所述窗口控制电路包括...
【专利技术属性】
技术研发人员:张耿孟,王耀祺,
申请(专利权)人:联发科技股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。